教字逻辑设计及应用 第7章肘序逻辑设计原理(四) 秦锁存器和触发器 同步时序分析 同步时序设计
第7章 时序逻辑设计原理(四) 数字逻辑设计及应用 锁存器和触发器 同步时序分析 同步时序设计
7.4时钟同步状态机设计 癱根据命题构造状态输出表 癖状态化简(状态最小化) 状态编码(选择状态变量) 颦建立转移输出表,得到状态和输出方程 选择触发器作为状态存储器 构造激励表,得到激励方程 画逻辑电路图
7.4 时钟同步状态机设计 根据命题构造状态/输出表 状态化简（状态最小化） 状态编码（选择状态变量） 建立转移/输出表，得到状态和输出方程 选择触发器作为状态存储器 构造激励表，得到激励方程 画逻辑电路图
同步时钟状态机设计举倒 设计入门:两个简单的例子 鼙设计一个3位二进制模8计数景少 婚设计一个110序列检测器 状态表设计举例 倒一(P408);例三(P419);倒三(P421) 状态图设计(雷乌车尾灯》) 鼙猜谜游戏
同步时钟状态机设计举例 设计入门：两个简单的例子 设计一个3位二进制模8计数器 设计一个110序列检测器 状态表设计举例 例一（P408）；例二（P419）；例三（P421） 状态图设计（雷鸟车尾灯 ） 猜谜游戏
设计一个3位二进制棋8计数景 1、逻辑抽象,得到状态图(表) 对时钟信号计数,可不用输入 Moore机 000s0/0S1/0001 取进位信号为输出变量 需要8个有效状态 111S/1 s2/0)010 2、状态编码 110(S6/0 3/0011 取自然二进制数000~111 作为S~S的编码 101(S5/0(S4/0)100
1、逻辑抽象，得到状态图（表） 2、状态编码 取自然二进制数 000~111 作为 S0 ~ S7 的编码 对时钟信号计数，可不用输入 —— Moore机 取进位信号为输出变量 需要8个有效状态 设计一个3位二进制模8计数器 S0/0 S1/0 S3/0 S4/0 S2/0 S5/0 S7/1 S6/0 000 111 110 101 001 010 011 100
3,构造转移/输出表,求取状态转移方程 和输出方程 Q2 Q1 Q0 Q2*Q1*Qo*C sno00001|000(50/0S1/0001 s10010100 s20100110 S3011100 0111(S7/1 s2/0)010 s4100101|0 5101 100 s61101110 110(S6/0 3/0011 s71110001 101(S5/0(S4/0)100
3、构造转移/输出表，求取 状态转移方程 和 输出方程 S0/0 S1/0 S3/0 S4/0 S2/0 S5/0 S7/1 S6/0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 Q2 Q1 Q0 Q2*Q1*Q0 * C S0 S1 S2 S3 S4 S5 S6 S7 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1 000 111 110 101 001 010 011 100