6.3同步时序逻辑电路的设计6.3.1设计同步时序逻辑电路的一般步骤6.3.2同步时序逻辑电路设计举例
6.3 同步时序逻辑电路的设计 6.3.1 设计同步时序逻辑电路的一般步骤 6.3.2 同步时序逻辑电路设计举例
6.3同步时序逻辑电路的设计同步时序逻辑电路的设计是分析的逆过程，其任务是根据实际逻辑问题的要求，设计出能实现给定逻辑功能的电路，6.3.1设计同步时序逻辑电路的一般步骤同步时序电路的设计过程画出由给定的逻确定选择状态状态辑功能建立激励方程组逻辑图触发化简和分配原始状态图并检查和原始状态输出方程组器类自启动表A
6.3 同步时序逻辑电路的设计 同步时序逻辑电路的设计是分析的逆过程,其任务是根据实 际逻辑问题的要求，设计出能实现给定逻辑功能的电路。 6.3.1 设计同步时序逻辑电路的一般步骤 由给定的逻 辑功能建立 原始状态图 和原始状态 表 状 态 化 简 状 态 分 配 选 择 触 发 器 类 型 确 定 激励方程组 和 输出方程组 画 出 逻辑图 并检查 自启动 能 力 同步时序电路的设计过程
（1)根据给定的逻辑功能建立原始状态图和原始状态表②明确电路的输入条件和相应的输出要求，分别确定输入变量和输出变量的数目和符号。②找出所有可能的状态和状态转换之间的关系。③根据原始状态图建立原始状态表(2）状态化简-----求出最简状态图三合并等价状态，消去多余状态的过程称为状态化简等价状态：在相同的输入下有相同的输出，并转换到同一个次态去的两个状态称为等价状态。A2
(1)根据给定的逻辑功能建立原始状态图和原始状态表 (2)状态化简-求出最简状态图 ； 合并等价状态，消去多余状态的过程称为状态化简 等价状态：在相同的输入下有相同的 输出，并转换到同一个次态去的两个 状态称为等价状态。 ①明确电路的输入条件和相应的输出要求，分别确定输入变量 和输出变量的数目和符号。 ②找出所有可能的状态和状态转换之间的关系。 ③根据原始状态图建立原始状态表
（3)状态编码（状态分配）给每个状态赋以二进制代码的过程根据状态数确定触发器的个数2n-1<M<2n（M:状态数；n：触发器的个数）(4)选择触发器的类型（5）求出电路的激励方程和输出方程(6）画出逻辑图并检查自启动能力。A
(3)状态编码（状态分配）； (4)选择触发器的类型 (6)画出逻辑图并检查自启动能力。 给每个状态赋以二进制代码的过程。 根据状态数确定触发器的个数， (5)求出电路的激励方程和输出方程 ； 2 n-1<M≤2n （M:状态数;n:触发器的个数）
同步时序逻辑电路设计举例6.3.2例1用D触发器设计一个8421BCD码同步十进制加计数器8421码同步十进制加计数器的状态表现态次态计数脉冲CP的顺Q1Q1+1Qn2n+Q"e"O"Q"序000000001010000011200010011310000110040000111500010111060101111170111000810001001910010000RA
例1 用D触发器设计一个8421 BCD码同步十进制加计数器。 8421码同步十进制加计数器的状态表 n Q3 n Q2 n Q1 n Q0 +1 3 n Q +1 2 n Q +1 1 n Q +1 0 n Q 9 1 0 0 1 0 0 0 0 8 1 0 0 0 1 0 0 1 7 0 1 1 1 1 0 0 0 6 0 1 1 0 0 1 1 1 5 0 1 0 1 0 1 1 0 4 0 1 0 0 0 1 0 1 3 0 0 1 1 0 1 0 0 2 0 0 1 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 1 计数脉冲 现 态 次 态 CP的顺 序 6.3.2 同步时序逻辑电路设计举例