5.3.1建立原始状态图和原始状态表 设计原始状态图和原始状态表时应考虑以下几点。 1.确定电路模型 时序电路有 Mealy和 Moore两种类型,不同模型对应的电路结构也 不同,应根据问题中信号形式、电路器件等综合考虑。 2.设立初始状态 时序逻辑电路在输入信号作用之前的状态称为初始状态。 3.根据需要记忆的信息增加新的状态 状态数目的多少取决于需要记忆和区分的信息量。在某个状态下出 现输入信号时若可用已有状态表示,则转向已有状态。仅当无法用已有 状态表示时转向新的状态。 4.确定每个时刻电路的输出 在 Moore型电路中,应指明每种状态下对应的输出,在 Mealy型电 路中,应指明从每个状态出发,在不同输入作用下的输出值
5．3．1 建立原始状态图和原始状态表 设计原始状态图和原始状态表时应考虑以下几点。 1．确定电路模型 时序电路有 Mealy 和 Moore 两种类型，不同模型对应的电路结构也 不同，应根据问题中信号形式、电路器件等综合考虑。 2．设立初始状态 时序逻辑电路在输入信号作用之前的状态称为初始状态。 3．根据需要记忆的信息增加新的状态 状态数目的多少取决于需要记忆和区分的信息量。在某个状态下出 现输入信号时若可用已有状态表示，则转向已有状态。仅当无法用已有 状态表示时转向新的状态。 4．确定每个时刻电路的输出 在 Moore 型电路中，应指明每种状态下对应的输出，在Mealy 型电 路中，应指明从每个状态出发，在不同输入作用下的输出值
5.3.1建立原始状态图和原始状态表 例1:模5加1和加2计数器有一个输入x和输出Z。x=0时加1, x=1时加2,计满5个状态后Z=1产生进位输出。 解:该电路输出与输入和状态均有关,属 于 Moore型电路。 0/1 0/0 计数器5个状态分别为0~4,0为初态 根据题意可建立原始状态图和原始状态表 0/01/1 /0/0/0 1/0 例2:某同步时序电路检测串行输入8421 0/0 码,输入顺序为先低位后高位,当出现非法 数字(数值大于9)时电路输出1。电路有 次态/输出Z 现态 个输入x和一个输出Z。 x=0x=1 1/02/0 解:该电路输出与状态和输入相关,属于 2/03/0 Mealy型电路。 3/04/0 假定起始状态为A,第一位代码到来时, 01234 4/00/1 有0、1两种可能,用B、C状态表示。 0/11/0
5．3．1 建立原始状态图和原始状态表 例 1：模 5 加 1 和加 2 计数器有一个输入 x 和输出 Z。x = 0 时加 1， x = 1 时加 2，计满 5 个状态后 Z = 1 产生进位输出。 现态 次态 / 输出 Z x = 0 x = 1 0 1 2 3 4 1 / 0 2 / 0 3 / 0 4 / 0 0 / 1 2 / 0 3 / 0 4 / 0 0 / 1 1 / 0 1/0 0/0 解：该电路输出与输入和状态均有关，属 于 Moore 型电路。 计数器 5 个状态分别为0 ~ 4，0 为初态。 根据题意可建立原始状态图和原始状态表。 例 2：某同步时序电路检测串行输入8421 码，输入顺序为先低位后高位，当出现非法 数字（数值大于9）时电路输出1。电路有一 个输入 x 和一个输出 Z。 解：该电路输出与状态和输入相关，属于 Mealy 型电路。 假定起始状态为A，第一位代码到来时， 有 0、1 两种可能，用 B、C 状态表示。 0 0/1 0/0 4 1 0/0 1/1 1/0 0/0 3 2
5.3.1建立原始状态图和原始状态表 在状态B、C,第二位代码到来,也有0、1两种可能,用D、E、F、 G状态表示。 在状态D、E、F、G,第三位代码到来,又有0、1两种可能,用H I、J、K、L、M、N、P状态表示。 当第四位代码到来时,一组8421码全部接收。对编码进行判断, 若出现非法数字,Z=1,否则为0,并返回起始状态A。 据此可作出状态图和状态表如下 原始状态图 1/0 0/0 1/0 0/0 0/0 /0 000<000</o P 000/00/00/00/00/1 0/1 0/1 1/0 1/0 1/0 1/1
5．3．1 建立原始状态图和原始状态表 在状态 B、C，第二位代码到来，也有 0、1 两种可能，用 D、E、F、 G 状态表示。 在状态 D、E、F、G，第三位代码到来，又有 0、1 两种可能，用 H、 I、J、K、L、M、N、P 状态表示。 当第四位代码到来时，一组8421 码全部接收。对编码进行判断， 若出现非法数字，Z=1，否则为0，并返回起始状态A。 据此可作出状态图和状态表如下。 原始状态图： A 0/0 1/0 B C 0/0 1/0 0/0 1/0 D E F G 0/0 1/0 0/0 1/0 0/0 1/0 0/0 1/0 H I J K L M N P 0/0 0/0 0/0 0/0 0/0 0/1 0/1 0/1 1/0 1/0 1/0 1/0 1/0 1/1 1/1 1/1
5.3.1建立原始状态图和原始状态表 原始状态表: 现态次态/输出 x=0x=1 从图中和表中可看出,当电路处于非M、N、P A B/O C/0 状态时,下一位信号到来后,无论为0或为1,输B|DoEo 出均为0:当电路处于M、N、P状态时,下一位信CF0G0 号到来后,无论为0或为1,输出均为1。 D|H/0I/0 E|J/0K/0 到达M状态时已接收前三位代码为101,则 F L/O M/O 101×大于9,属非法数字;到达N状态时已接收 G|N/0P/0 前三位代码为110,则110×大于9,属非法数字 H A/0 A/0 A/0A/0 到达M状态时已接收前三位代码为111,则111× J|A0|A/0 大于9,属非法数字。 K A/0 A/ L A/0A/ 该例用 Moore型电路也可实现(见P149),但 M|A/1A/1 Moore型电路状态数较多,状态转换也较复杂。 N|A/1A/1 见选择一个较好的电路类型可降低设计难度。 PA/1A1
5．3．1 建立原始状态图和原始状态表 原始状态表： 从图中和表中可看出，当电路处于非M、N、P 状态时，下一位信号到来后，无论为0 或为 1，输 出均为 0；当电路处于M、N、P 状态时，下一位信 号到来后，无论为0 或为 1，输出均为1。 到达 M 状态时已接收前三位代码为101，则 101× 大于 9，属非法数字；到达N 状态时已接收 前三位代码为 110，则110×大于9，属非法数字； 到达 M 状态时已接收前三位代码为111，则111× 大于 9 ，属非法数字。 该例用 Moore 型电路也可实现（见P149），但 Moore 型电路状态数较多，状态转换也较复杂。可 见选择一个较好的电路类型可降低设计难度。 现态 次态 / 输出 x = 0 x = 1 A B C D E F G H I J K L M N P B/O D/0 F/0 H/0 J/0 L/0 N/0 A/0 A/0 A/0 A/0 A/0 A/1 A/1 A/1 C/0 E/0 G/0 I/0 K/0 M/0 P/0 A/0 A/0 A/0 A/0 A/0 A/1 A/1 A/1