5.2.2实例分析 例1:用表格法分析图中的同步时 序逻辑电路 KI (1)电路输出即为状态(Mooe型), CP 激励表达式为:J=K1=1,J2=K2=xy (2)列出电路次态真值表 (3)做出状态表,画出「输入现态|激励函数 次态 状态图。 y2y1|2K2J1K1|y2+)ym+) 状态表 000011 现态次态y2m+)y;m+) X0000 011 10001 X=0 000111 011000 101001 0100 101101 1100|10 1110011
5．2．2 实例分析 例 1：用表格法分析图中的同步时 序逻辑电路 ⑴ 电路输出即为状态 (Moore 型)， 激励表达式为： ⑵ 列出电路次态真值表 ⑶ 做出状态表，画出 状态图。 状态表 1 1 2 2 1 J = K = 1，J = K = x y 输入 现态 激励函数 次态 x y2 y1 J2 K2 J1 K1 y2 (n+1) y1 (n+1) 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1 1 0 1 0 0 1 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 1 0 1 0 1 0 1 0 现态 次态 y2 (n+1) y1 (n+1) y2 y1 x = 0 x = 1 0 0 1 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 0 1 1 0 1 0
5.2.2分析实例 (4)用时间图和文字描述电路的逻辑功能 0 从状态表和状态图中可看出,两个触发00 器组成一个2位二进制可逆计数器。 x=0时,在CP脉冲后沿触发下,计数01 0 器加1计数,计数序列为00→01→10→11 x=1时,在CP脉冲后沿触发下,计数 10 器减1计数。计数序列为00→11→10→01 0 CP 几几「「L几 0:0 010 X 010 10101 y 0 0 010|1
0 0 0 0 1 1 1 1 0 0 1 1 1 0 0 1 0 1 0 1 0 1 0 1 5．2．2 分析实例 ⑷ 用时间图和文字描述电路的逻辑功能 x 0 00 01 1 0 1 1 0 1 11 10 0 从状态表和状态图中可看出，两个触发 器组成一个 2 位二进制可逆计数器。 x = 0 时，在 CP 脉冲后沿触发下，计数 器加 1 计数，计数序列为 00→ 01→ 10→ 11。 x = 1 时，在 CP 脉冲后沿触发下，计数 器减 1 计数。计数序列为 00→ 11→ 10→ 01。 CP x y2 y1
5.2.2分析实例 Z 例2:用代数法分析图中 的同步时序逻辑电路 =1 解:该实例输出仅与电路 状态有关,属 Moore型。 存储电路由三个D触发CP 器组成,激励函数表达式为 z=y3④y2④y X 73=y3④y2,T2=y2y,T1=y1④x 次态方程组为 y (n+1) y3④73=y3④y3y2=y2 (n+ y2 )=y272=y2y2y=y (n+/) ⊕Tn=yyx=x
5．2．2 分析实例 例 2：用代数法分析图中 的同步时序逻辑电路 解：该实例输出仅与电路 状态有关，属 Moore 型。 存储电路由三个D 触发 器组成，激励函数表达式为： 次态方程组为： 3 2 1 Z = y y y T y y T y y T y x 3 = 3 2， 2 = 2 1， 1 = 1 2 2 2 2 1 1 n 1 2 y = y T = y y y = y ( + ) 3 3 3 3 2 2 n 1 3 y = y T = y y y = y ( + ) y y T y y x x 1 1 1 1 n 1 1 = = = ( + )
5.2.2分析实例 从状态表中可知,该电路 状态表 为向左移位寄存器。当x=0 现态 次态y+)y2m)输出 (m+1) 时,每来一个脉冲CP,数据yyx=0 X=1 Z 左移,右边补0;当x=1时,0000000010 每来一个脉冲CP,数据左移 0010100 0101001011 右边补1。 0 另外,当寄存器中1的个 00000001 数为奇数时,Z=1;寄存器中 1111 0100 10100101 1的个数为奇数时,Z=0
5．2．2 分析实例 从状态表中可知，该电路 为向左移位寄存器。当x = 0 时，每来一个脉冲CP，数据 左移，右边补 0；当 x = 1 时， 每来一个脉冲 CP，数据左移， 右边补 1。 另外，当寄存器中1 的个 数为奇数时，Z = 1；寄存器中 1 的个数为奇数时，Z = 0。 现态 次态 y3 (n+1) y2 (n+1) y1 (n+1) 输出 y3 y2 y1 x = 0 x = 1 Z 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 1 状态表
5.3同步时序逻辑电路设计 根据特定的逻辑要求,设计实现其逻辑功能的时序逻辑电路。设计 步骤如下: (1)形成原始状态图和原始状态表。 根据功能要求及输入、输出和状态的关系,形成原始状态图和原始 状态表。 (2)状态简化 对原始状态表进行简化,消去多余状态,求得最小化状态表。 (3)状态编码 将状态表中用字母标注的每个状态用二进制代码表示 (4)确定激励函数和输出函数表达式。 先列出激励函数和输出函数表达式,再求出最简表达式。 (5)画出逻辑电路图
5．3 同步时序逻辑电路设计 根据特定的逻辑要求，设计实现其逻辑功能的时序逻辑电路。设计 步骤如下： ⑴ 形成原始状态图和原始状态表。 根据功能要求及输入、输出和状态的关系，形成原始状态图和原始 状态表。 ⑵ 状态简化 对原始状态表进行简化，消去多余状态，求得最小化状态表。 ⑶ 状态编码 将状态表中用字母标注的每个状态用二进制代码表示。 ⑷ 确定激励函数和输出函数表达式。 先列出激励函数和输出函数表达式，再求出最简表达式。 ⑸ 画出逻辑电路图