第四章组合逻辑电路 组合逻辑电路是指在任何时刻产生的稳定输出取决于该时刻各输入 值的组合。组合电路有两个特点: (1)由逻辑门电路组成,不包含记忆元件 (2)信号为单向传输,不存在反馈回路。 4.1组合逻辑电路分析 组合逻辑电路分析是指对一个特定电路,找出输出与输入之间的逻 辑关系,对其进行评价、改进和完善。 4.1.1分析方法 组合逻辑电路分析步骤为: (1)根据逻辑电路图写出输出函数表达式 (2)化简输出表达式
第四章 组合逻辑电路 组合逻辑电路是指在任何时刻产生的稳定输出取决于该时刻各输入 值的组合。组合电路有两个特点： ⑴ 由逻辑门电路组成，不包含记忆元件。 ⑵ 信号为单向传输，不存在反馈回路。 4．1 组合逻辑电路分析 组合逻辑电路分析是指对一个特定电路，找出输出与输入之间的逻 辑关系，对其进行评价、改进和完善。 4．1．1 分析方法 组合逻辑电路分析步骤为： ⑴ 根据逻辑电路图写出输出函数表达式 ⑵ 化简输出表达式
4.1.1分析方法 A (3)列出函数输出真值表 (4)功能评价 B C 4.1.2分析举例 P P F 例1:右图中,使用6个简单 8 门电路。分析采用以下步骤: (1)写出函数表达式 A B C Pl=A, P2=B+C, P3= BC 000 P4=Pl·P2=A(B+CP5=A·P3=ABC 0000 0 F=P4·P5=A(B+C)●ABC 0 (2)化简函数表达式 1001 F=A(B+C).ABC=A(B+C)+ABC 0 =AB+C+AB+AC=(41B)+(4C)1101 (3)根据化简后函数表达式列出真值表
4．1．1 分析方法 ⑶ 列出函数输出真值表 ⑷ 功能评价 4．1．2 分析举例 例 1：右图中，使用6 个简单 门电路。分析采用以下步骤： ⑴ 写出函数表达式 ⑵ 化简函数表达式 ⑶ 根据化简后函数表达式列出真值表 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 1 1 1 1 1 0 P1= A，P2 = B +C，P3 = BC P4 = P1• P2 = A(B +C)，P5 = A• P3 = ABC F = A(B +C) • ABC = A(B +C) + ABC F = P4 • P5 = A(B +C) • ABC = AB + AC + AB + AC = (A B) + (AC)
4.1.2分析举例 (4)功能评述 由真值表可知,仅当A、B、C取值相同B 时F值为0,否则为1。该电路具有检查输入 F 是否一致的功能。输出为1表示输入不一致, 因此称为“不一致电路”。 C 根据化简结果可画出等效电路图,x 显然比原图简略。 ≥1 B 例2:图中含7个简单门电路,分x 析电路功能,讨论结构是否合理。 2 F=(A+B)(A+C)°(C④B)(B+C) 8一F =1 (A+B+a+c(BC+BC)B+C) B (AB+A+C)(BC+BC) B =(B+A+C)BC+BC) 4 bC+abc t abc+ bc= bc t bc= bc
4．1．2 分析举例 ⑷ 功能评述 由真值表可知，仅当A、B、C 取值相同 时 F 值为 0，否则为1。该电路具有检查输入 是否一致的功能。输出为1 表示输入不一致， 因此称为 “不一致电路”。 根据化简结果可画出等效电路图， 显然比原图简略。 例 2：图中含 7 个简单门电路，分 析电路功能，讨论结构是否合理。 F = (A+ B)(A+C) • (C B)(B +C) = (AB + A+C)(BC + BC) = (B + A+C)(BC + BC) = (A+ B + A+ C)(BC + BC)(B + C) = BC + ABC + ABC + BC = BC + BC = B C
4.1.2分析举例 该例中,输入有A、B、C三个变量,但经简C 化后仅剩两个变量,全部功能仅需要一个异或门B 即可实现,显然结构极不合理。 4.2组合逻辑电路设计 根据问题要求完成逻辑设计,求出在特定功能下的逻辑电路。这一 过程称为逻辑电路设计,又称逻辑综合。 4.2.1设计方法 (1)建立给定问题的逻辑描述 (2)求出逻辑函数的最简表达式 (3)选择逻辑门类型并进行逻辑函数变换 (4)画出逻辑电路图
4．1．2 分析举例 4．2 组合逻辑电路设计 根据问题要求完成逻辑设计，求出在特定功能下的逻辑电路。这一 过程称为逻辑电路设计，又称逻辑综合。 4．2．1 设计方法 ⑴ 建立给定问题的逻辑描述 ⑵ 求出逻辑函数的最简表达式 ⑶ 选择逻辑门类型并进行逻辑函数变换 ⑷ 画出逻辑电路图 该例中，输入有A、B、C 三个变量，但经简 化后仅剩两个变量，全部功能仅需要一个异或门 即可实现，显然结构极不合理。 C B =1 F
4.2.2设计举例 AB CF 例1:设计“多数表决电路” 0 0 假设逻辑1表示“通过”,逻辑0表示“否0010 决”。在n个输入中,若逻辑1的个数过半,则0100 F=1,否则F=0。 0 AB 100 假设输入变量个数 C￥00011110 为3,根据条件,列出 000 0 0111 真值表,画出卡诺图。 0 分析真值表可得: & F(A,B,C)=∑m(3,56,7) 分析卡诺图,进行逻辑组合,选择与非门B 组成逻辑电路,逻辑表达式为: p-F C F(A, B, C)=AB+ AC + BC A =AB+AC+BC=AB·AC●BC
4．2．2 设计举例 例 1：设计 “多数表决电路” 假设逻辑 1 表示 “通过”，逻辑 0 表示 “否 决”。在 n 个输入中，若逻辑1 的个数过半，则 F = 1，否则 F = 0。 A B C F 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 1 1 1 F(A,B,C) = m(3,5,6,7) 0 0 1 0 0 1 1 1 AB C 0 1 00 01 11 10 F(A,B,C) = AB+ AC + BC = AB + AC + BC = AB • AC • BC 假设输入变量个数 为 3，根据条件，列出 真值表，画出卡诺图。 分析真值表可得： 分析卡诺图，进行逻辑组合，选择与非门 组成逻辑电路，逻辑表达式为：