CMOS反相器延时延时是由于寄生电阻和电容造成的。VDDoDDMCab2C2012Vout2Vout(HHOTca C,hCg3MM互连扇出V■所有寄生电容被等效成一个集总的负载电容CL，outCL=Cint+Cexto1CCin=Cab1+Cab2+Cgd12; Cext=Cw+Cg3+Cg4西安交通大学品微电子研究所Chap4 P.28
微电子研究所 Chap4 P.28 CMOS反相器延时 Vin CL Vin Vout 延时是由于寄生电阻和电容造成的。 所有寄生电容被等效成一个集总的负载电容CL， CL＝Cint+Cext。 Cint=Cdb1+Cdb2+Cgd12; Cext=CW+Cg3+Cg4
扇出(Fan-out)和扇入(Fan-in)口Fan-out一输出驱动门所连接的负载门的个数扇出大的门速度更慢N口Fan-in一逻辑门输入的个数，扇入大的门面积更大、速度更慢M西安交通大学微电子研究所Chap4 P.29
微电子研究所 Chap4 P.29 扇出(Fan-out)和扇入(Fan-in) Fan-out – 输出驱动门所连接的负 载门的个数； z 扇出大的门速度更慢 N M Fan-in – 逻辑门输入的个数 z 扇入大的门面积更大、速度更慢
延时计算CMOS反相器上升时间tVDp对C.充电的时间由两部分组成："1DD1、当0≤Vu</Vml，P管饱和，使用饱和电流对C,充电。dVoutβP(Vdt21-→0"0'→1设Vout从0.1VDp上升到/Vp|的时间为tC.2C,2C,(Vrp|-0.1Vpp)VTpldtrlouJo.1Vprβp(VDp -VrpD2β,(Vp-VrpD2b）输入为逻辑02、当V.>/Vp|时，P管线性导通，充电方程为dVout= βp[(Vpp-IVTp ID(VDp -Vour)-=(VDp -Vour)]dt设Vour从/Vp/上升到0.9VDp的时间为t2CLr0.9VDD[(VDp -|Vpl)(VDD -Vour)-=(VDp -Vour)"T'dVouβ,JVTp西安交通大学微电子研究所Chap4 P.31
微电子研究所 Chap4 P.31 延时计算——CMOS反相器上升时间tr CL ‘1’→’0’ ‘0’→’1’ VDD对CL充电的时间由两部分组成： 1、当0≤Vout<|VTP|，P管饱和，使用饱和电流对CL充电。 d 2 ( | |) d 2P L DD TP Vout C VV t β= − | | 1 2 2 0.1 2 2 ( 0.1 ) d () () TP DD V L L TP DD r out V P DD TP P DD TP C CV V t V β β VV VV − = = − − ∫ 设Vout从0.1VDD上升到|VTP|的时间为tr1 设Vout从|VTP|上升到0.9VDD的时间为tr2 0.9 2 -1 2 1 [( )( ) ( ) ] d 2 DD TPV L r DD TP DD OUT DD OUT out V P C t V - V V -V - V -V V β = ∫ 2、当Vout>|VTP|时，P管线性导通，充电方程为 d 1 2 [( | |)( ) ( ) ] d 2 L P DD TP DD OUT DD OUT Vout C V VVV VV t = − −− − β
CMOS反相器上升时间t所以，总的t为：2C,Vr-0.1V19V-20VInt, =ti+t.22VVDDβ,(VDDVTP-DD4CL当VpD=5v，Vp=-0.2Vpp时t.β,VDD如果将充电电流近似成恒定的饱和电流，则2V.252dVour8β,Vβp(Vp -VTpl)2β,(VDD -VrpD)DD近似结果和准确计算的结果基本一致。可以看出上升延时与C,成正比，与Vpp成反比，PMOS晶体管的宽长比(W/L)成反比。西安交通大学微电子研究所Chap4 P.32
微电子研究所 Chap4 P.32 CMOS反相器上升时间tr 当VDD＝5v，VTP=-0.2VDD时， DD 4 L r P C t β V ≈ 如果将充电电流近似成恒定的饱和电流，则 ' 2 2 0 2 2 25 ( )( ) 8 VDD OUT DD r L L PL L P DD TP P DD TP P DD dV V t C C RC C ββ β VV VV V ≈ = ⋅=⋅= − − ∫ 所以，总的tr为： 1 2 2 0.1 19 20 1 [ ln( )] () 2 L TP DD DD TP rr r P DD TP DD TP DD C VV V V ttt β VV VV V − − =+ = + − − 近似结果和准确计算的结果基本一致。 可以看出上升延时与CL成正比，与VDD成反比，PMOS晶体管的宽长比(W/L)成反比
CMOS反相器下降时间tDTN管的放电电流也是由两个部分组成：饱和电流和线性电流。1、当Vour≥VDD-VTN时，N管饱和导通，放电方程为：0"→'1'dVoutB'04dt2C设Vour从0.9VDp下降到（VDD-VrN）的时间为t2CL2C,(VTN -0.1VDD)0.9VDD"0dyIfβN(VDD -VTN)2BN(VDD-VTN)DD-VINa）输入为逻辑！2、当VDp-ViN>Vour≥0.1VDp时，N管线性导通，放电方程为：dVout-β[(Vp -Vtv)Vour-Vou.dt设Vour从(VDp-VN)下降到0.1Vp的时间为g.VDD-/TVourI'dVo[(VDp-VTN)Vour-BJo.1VpDO西安交通大学微电子研究所Chap4 P.33
微电子研究所 Chap4 P.33 CMOS反相器下降时间tf N管的放电电流也是由两个部分组成： 饱和电流和线性电流。 d 2 ( ) d 2N L DD TN Vout C VV t β =− − CL ‘1’→’0’ ‘0’→’1’ 1、当VOUT≥VDD-VTN时，N管饱和导通， 放电方程为： 设VOUT从0.9VDD下降到（VDD-VTN）的时间为tf1 0.9 1 2 2 2 2 ( 0.1 ) d () () DD DD TN V L L TN DD f out V V N DD TN N DD TN C CV V t V β β VV VV − − = = − − ∫ 2、当VDD-VTN>VOUT≥0.1VDD时，N管线性导通，放电方程为： d 1 2 [( ) ] d 2 L N DD TN OUT OUT Vout C V VV V t =− − − β 设VOUT从(VDD-VTN)下降到0.1VDD的时间为tf2 2 -1 2 0.1 1 [( - ) - ] d 2 DD TN DD V V L f DD TN OUT OUT out V N C t VVV V V β − = ∫