设计方法、设计语言、开发软件和设计实例。通过学习，提高学生应用计算机和 设计软件对电子电路进行自动化设计和分析的能力，为今后的学习和就业奠定基 础。 (三)理论教学的基本要求 了解EDA技术的一般内涵和可编程逻辑器件的发展路线：理解FPGA的工 作原理，理解Verilog中阻塞与非阻塞赋值的区别：掌握基于Verilog的常用组合 逻辑电路和时序电路设计手段，掌握简单的同步有限状态机设计过程。了解 Testbench仿真步骤及常用的仿真语法。 (四)实践教学要求 实验（上机）学时18，应开实验项目个数6，可根据实际情况另外选开1-2 个。具体实验参见实验课程标准。 实验内容提要 自行选择一个组合逻辑电路， 完成代码编译，直至编译成功， 简单组合 0421128301 要求：学会新建quartus ll工程 3 电路设计 学会添加源代码 并能够修正 验证型 必开 常见的语法错，鼓励自行编译 代码。 了解FPGA/CPLD器件，孰悉开 发板：掌握Verilog的基础语法， 042112830 LED闪烁 理解时序设计 的手段：掌护 控制 Quartus l软件的使用 能够远 3 设计型 3 必开 用Quartu5川进行设计和器件 程。 堂握数码管静本品示的硬件原 1位数码 042112830 管静态显 理：掌握数码管静态显示的编 3 程方法：利用硬件实验开发板 设计型 必开 验证测试数码管静态显示。 掌握数码管/点阵动态显示的 8位数码 硬件原理：堂挥数码管/点阵动 0421128304 管动态显 态显示的编程方法：利用硬件 6 设计型 3 必开 实验开发板验证测试数码管/ 点阵动态显示
8 设计方法、设计语言、开发软件和设计实例。通过学习，提高学生应用计算机和 设计软件对电子电路进行自动化设计和分析的能力，为今后的学习和就业奠定基 础。 （三）理论教学的基本要求 了解 EDA 技术的一般内涵和可编程逻辑器件的发展路线；理解 FPGA 的工 作原理，理解 Verilog 中阻塞与非阻塞赋值的区别；掌握基于 Verilog 的常用组合 逻辑电路和时序电路设计手段，掌握简单的同步有限状态机设计过程。了解 Testbench 仿真步骤及常用的仿真语法。 （四）实践教学要求 实验（上机）学时 18， 应开实验项目个数 6，可根据实际情况另外选开 1-2 个。具体实验参见实验课程标准。 实验项 目编号 实验项目 名称 实验内容提要 学时 分配 实验 类型 每组 人数 必开/ 选开 0421128301 简单组合 电路设计 自行选择一个组合逻辑电路， 完成代码编译，直至编译成功， 要求：学会新建 quartus II 工程， 学会添加源代码，并能够修正 常见的语法错，鼓励自行编译 代码。 3 验证型 3 必开 0421128302 LED 闪烁 控制 了解 FPGA/CPLD 器件，熟悉开 发板；掌握 Verilog 的基础语法， 理解时序设计的手段；掌握 Quartus II 软件的使用，能够运 用Quartus II 进行设计和器件编 程。 3 设计型 3 必开 0421128303 1 位数码 管静态显 示 掌握数码管静态显示的硬件原 理；掌握数码管静态显示的编 程方法；利用硬件实验开发板 验证测试数码管静态显示。 6 设计型 3 必开 0421128304 8 位数码 管动态显 示 掌握数码管/点阵动态显示的 硬件原理；掌握数码管/点阵动 态显示的编程方法；利用硬件 实验开发板验证测试数码管/ 点阵动态显示。 6 设计型 3 必开
彩色LED学习利用CpLD控制彩色LED跑 0421128305 马灯：掌握利用Verilog语言编 6 设计型 3 选开 的实现 LED跑马灯源程序的方法 设计一个具有时、分、秒显示 数字钟的 0421128306 的数字钟：要求该数字钟具有 6 设计型 3 选开 设计 校时、闹时与整点报时功能。 (五)教学学时分配数 理论课总学时32-36学时，各章节分配如下： 章次 总学 学时分配 各章名称 讲课实验上机课外小计 第1章 EDA技术概论 第2章FPGA与CPLD的结构原理 3 第3章 组合电路的Verilog设计 第5章 时序电路的Verilog设计 EDA工具应用深入及LPM 第6/7章 宏模块的应用（选讲） 第8章 Verilog设计深入 第9章Verilog系统设计优化 6 第10章 Verilog状态机设计技术 第13章 Verilog语法补充说明 第14章TestBench仿真介绍（选讲） 3 3 3 总计 48-5430-3618 48-54 (六)大纲内容 第1章EDA技术概论 教学目的：从电子电路的发展历史引入EDA的概念，并介绍不同时期EDA 的理念，使同学理解EDA的内涵 教学基本要求：掌握EDA的含义及应用场合，了解EDA的典型开发过程及 常用专业软件，理解EDA综合的含义。 教学内容：EDA技木及其发展、EDA技木的实现目标，Verilog与VHDL各 自的发展历史、HDL综合以及EDA自上而下的设计技术。 9
9 0421128305 彩色 LED 组跑马灯 的实现 学习利用CPLD 控制彩色LED 跑 马灯；掌握利用 Verilog 语言编 写 LED 跑马灯源程序的方法。 6 设计型 3 选开 0421128306 数字钟的 设计 设计一个具有时、分、秒显示 的数字钟；要求该数字钟具有 校时、闹时与整点报时功能。 6 设计型 3 选开 （五）教学学时分配数 理论课总学时 32-36 学时，各章节分配如下： 章次 各章名称 总学 时 学 时 分 配 讲课 实验 上机 课外 小计 第 1 章 EDA 技术概论 3 3 3 第 2 章 FPGA 与 CPLD 的结构原理 3 3 3 第 3 章 组合电路的 Verilog 设计 9 6 3 9 第 5 章 时序电路的 Verilog 设计 9 6 3 9 第 6/7 章 EDA 工具应用深入及 LPM 宏模块的应用（选讲） 6 3 3 6 第 8 章 Verilog 设计深入 6 3 3 6 第 9 章 Verilog 系统设计优化 6 3 3 6 第 10 章 Verilog 状态机设计技术 6 3 3 6 第 13 章 Verilog 语法补充说明 3 3 3 第 14 章 TestBench 仿真介绍（选讲） 3 3 3 总计 48-54 30-36 18 48-54 （六）大纲内容 第 1 章 EDA 技术概论 教学目的：从电子电路的发展历史引入 EDA 的概念，并介绍不同时期 EDA 的理念，使同学理解 EDA 的内涵 教学基本要求：掌握 EDA 的含义及应用场合，了解 EDA 的典型开发过程及 常用专业软件，理解 EDA 综合的含义。 教学内容：EDA 技木及其发展、EDA 技木的实现目标，Verilog 与 VHDL 各 自的发展历史、HDL 综合以及 EDA 自上而下的设计技术
教学提示：EDA牵涉的专业名字极多，作为第一次上课，不要求学生过多的 记忆相关专业术语，而是尽可能使之理解EDA的涵义与作用，同时复习数字电 子技术的相关专业知识。 教学重点和难点：EDA综合的概念、HDL语言的概念 学法指导：课后主动上网查阅资料，进一步了解EDA的作用，激发学习兴 趣。 作业：用自己的话描述EDA综合的过程。 小结：本章牵涉知识面很广，主要是使学生初步建立EDA的概念，并简单 介绍后续的章节安排。 详细大纲 1.1EDA技木及其发展 首先介绍早期的分立式元器件设计方法，以国外某发烧友花费4年时间自制 CPU为例，说明这种传统设计方法的低效性。然后介绍从上世纪0年代到21 世纪EDA技术的飞速发展，最终介绍狭义EDA与广义EDA之分（本教材主要 是狭义EDA技术) 1.2EDA技木实现目标 ).可编程逻辑器件（讲述重点〉 2),半定制或全定制ASIC 3).混合ASIC 1.3硬件括述语言Verilog HDL(详细介绍) VerilogHDL的特点，与C语言接近，易于上手等。业界市场占有率>80% 1.4其他常用HDL VHDL,以及VHDL与Verilog的比较。 System Verilog System C 1.5HDL综合：首先介绍不同层次上的综合概念，然后将综合与软件编译作 对比 图1-2：编译器和综合的功能比较：图1-3HDL综合器运行流程 需要学生深入理解综合的概念，不能与软件编译器的编译相混淆 1.6自项向下的设计技术（详细介绍） 10
10 教学提示：EDA 牵涉的专业名字极多，作为第一次上课，不要求学生过多的 记忆相关专业术语，而是尽可能使之理解 EDA 的涵义与作用，同时复习数字电 子技术的相关专业知识。 教学重点和难点：EDA 综合的概念、 HDL 语言的概念 学法指导：课后主动上网查阅资料，进一步了解 EDA 的作用，激发学习兴 趣。 作业：用自己的话描述 EDA 综合的过程。 小结：本章牵涉知识面很广，主要是使学生初步建立 EDA 的概念，并简单 介绍后续的章节安排。 详细大纲 1.1 EDA 技木及其发展 首先介绍早期的分立式元器件设计方法，以国外某发烧友花费 4 年时间自制 CPU 为例，说明这种传统设计方法的低效性。然后介绍从上世纪 70 年代到 21 世纪 EDA 技术的飞速发展，最终介绍狭义 EDA 与广义 EDA 之分（本教材主要 是狭义 EDA 技术） 1.2 EDA 技木实现目标 1) .可编程逻辑器件（讲述重点） 2) .半定制或全定制 ASIC 3) .混合 ASIC 1.3 硬件括述语言 Verilog HDL（详细介绍） VerilogHDL 的特点，与 C 语言接近，易于上手等。业界市场占有率>80% 1.4 其他常用 HDL VHDL，以及 VHDL 与 Verilog 的比较。 System Verilog 和 System C 1.5 HDL 综合：首先介绍不同层次上的综合概念，然后将综合与软件编译作 对比 图 1-2:编译器和综合的功能比较；图 1-3 HDL 综合器运行流程 需要学生深入理解综合的概念，不能与软件编译器的编译相混淆 1.6 自顶向下的设计技术（详细介绍）
设计阶段：(1)提出设计说明书 (2)建立HDL行为模型(3)HDL行为仿真 (4)HDL行为仿真(S)HDL-RTL级建模 (6)逻辑综合(7)测试向量生成 (8)功能仿真(9结构综合 (10)门级时序仿真(11)硬件测试 1.7EDA技术的优势（简略带过） 1.8EDA设计流程（在1.6的基础上详细讲解） 1.9ASIC设计流程：简单介绍 1.10常用EDA工具 要求学生至少熟悉quartusII和ModelSim/QuestaSim,Synplify和ISE作为进 阶要求 详细讲解，并要求掌握QuartuSII设计流程 1-121P核 P核的分类：软P、固P和硬P,介绍使用P核的好处， 1.13EDA技术发展趋势：简要介绍 第2章FPGA与CPLD的结构原理 教学目的：在第1章的学习基础上，了解PLD器件的发展历程，重点掌握 可编程逻辑器件(CPLD)及现场可编程门阵列(FPGA)的基本原理。 教学基本要求：掌握与阵列与或阵列的含义，理解LUT实现任意组合逻辑 的工作原理，了解TAG接口信号及典型的FPGA配置电路。 教学内容：PLD概述、简单PLD工作原理、CPLD与FPGA的结构原理、 大规模PLD产品概述、CPLD/FPGA的编程与配置。 教学提示：第2章学习过程中需要学生具备一定的数字电子技术基础知识， 包括常用的组合逻辑基本操作电路、以及触发器特性，讲述时需要及时引导学生 复习上述知识。 教学重点和难点：基于LUT的组合逻辑结构、可编程IO结构、FPGA的 置方式 11
11 设计阶段：（1)提出设计说明书 (2)建立 HDL 行为模型（3 ) HDL 行为仿真 (4) HDL 行为仿真 （5) HDL-RTL 级建模 (6)逻辑综合（7)测试向量生成 (8)功能仿真（9)结构综合 (10)门级时序仿真 （11)硬件测试 1.7 EDA 技术的优势（简略带过） 1.8 EDA 设计流程（在 1.6 的基础上详细讲解） 1.9 ASIC 设计流程：简单介绍 1.10 常用 EDA 工具 要求学生至少熟悉 quartusII 和 ModelSim/QuestaSim，Synplify 和 ISE 作为进 阶要求 1.11 QuartusII 概述 详细讲解，并要求掌握 QuartuSII 设计流程 1-12 IP 核 IP 核的分类：软 IP、固 IP 和硬 IP,介绍使用 IP 核的好处， 1.13 EDA 技术发展趋势:简要介绍 第 2 章 FPGA 与 CPLD 的结构原理 教学目的：在第 1 章的学习基础上，了解 PLD 器件的发展历程，重点掌握 可编程逻辑器件（CPLD）及现场可编程门阵列（FPGA）的基本原理。 教学基本要求：掌握与阵列与或阵列的含义，理解 LUT 实现任意组合逻辑 的工作原理，了解 JTAG 接口信号及典型的 FPGA 配置电路。 教学内容：PLD 概述、简单 PLD 工作原理、CPLD 与 FPGA 的结构原理、 大规模 PLD 产品概述、CPLD/FPGA 的编程与配置。 教学提示：第 2 章学习过程中需要学生具备一定的数字电子技术基础知识， 包括常用的组合逻辑基本操作电路、以及触发器特性，讲述时需要及时引导学生 复习上述知识。 教学重点和难点：基于 LUT 的组合逻辑结构、可编程 IO 结构、FPGA 的配 置方式
学法指导：积极与学生互动，温故而知新，使学生掌握LUT的工作原理。 作业：FPGA与其它PLD相比，有哪些特点？ 小结：本章主要从硬件电路角度解释PLD的发展历史和工作原理，尤其是 FPGA的内部结构，要求学生在基础数电知识的基础上，理解FPGA如何实现任 意组合逻辑和时序电路功能，以更好地理解Verilog的硬件实现载体。 详细大纲 2.1PLD概述： 首先回忆数字电路的基础知识，所有组合逻辑电路都可以表示成乘积项的或 表达式。并由此引入PLD的原理结构图，然后简要介绍PLD的发展、分类（按 照集成度、按照编程工艺，在介绍编程工艺时介绍EPROM、flash、SRAM等基 础知识，介绍RAM与ROM的优缺点) 2.2简单PLD结构原理 2.2.1逻辑元件符号表示（注意强调本课程采用的逻辑门的符号为1EEE1991 版标准逻辑符号，不再是原来数字电路课程里面学习的E正1984版符号，并提 到咱们GB的陈旧性) 2-2-2PROM结构原理 增加板书，介绍PROM的基本概念、特点、对外接口。首先用数组的概念来 引导学生实现可编程逻辑。然后利用半加器的逻辑表达式介绍PROM的与阵列 固定，或阵列可编程的结构和编程原理，导出该方法的缺点。 2-2-3PLA结构原理 由PROM结构的缺点导出PLA的与或阵列均可编程的结构原理，并与PROM 进行比较。最后给出PLA结构的缺点。 2-2.4PAL结构原理 由PLA结构的缺点导出PAL的与阵列可编程或阵列固定的结构原理让同学 们学会看懂图2-16PAL的常用表示，并介绍PAL的缺点：IO不灵活，只能一次 编程。 2-2-5GAL结构原理 主要讲授GAL与PAL结构上的相同点和不同点。GAL中OLMC的三种模 式简单带过
12 学法指导：积极与学生互动，温故而知新，使学生掌握 LUT 的工作原理。 作业：FPGA 与其它 PLD 相比，有哪些特点？ 小结：本章主要从硬件电路角度解释 PLD 的发展历史和工作原理，尤其是 FPGA 的内部结构，要求学生在基础数电知识的基础上，理解 FPGA 如何实现任 意组合逻辑和时序电路功能，以更好地理解 Verilog 的硬件实现载体。 详细大纲 2.1 PLD 概述： 首先回忆数字电路的基础知识，所有组合逻辑电路都可以表示成乘积项的或 表达式。并由此引入 PLD 的原理结构图，然后简要介绍 PLD 的发展、分类（按 照集成度、按照编程工艺，在介绍编程工艺时介绍 EPROM、flash、SRAM 等基 础知识，介绍 RAM 与 ROM 的优缺点） 2.2 简单 PLD 结构原理 2.2.1 逻辑元件符号表示（注意强调本课程釆用的逻辑门的符号为 IEEE 1991 版标准逻辑符号，不再是原来数字电路课程里面学习的 IEEE 1984 版符号，并提 到咱们 GB 的陈旧性） 2-2-2 PROM 结构原理 增加板书，介绍 PROM 的基本概念、特点、对外接口。首先用数组的概念来 引导学生实现可编程逻辑。然后利用半加器的逻辑表达式介绍 PROM 的与阵列 固定，或阵列可编程的结构和编程原理，导出该方法的缺点。 2-2-3 PLA 结构原理 由 PROM 结构的缺点导出 PLA 的与或阵列均可编程的结构原理，并与 PROM 进行比较。最后给出 PLA 结构的缺点。 2-2.4 PAL 结构原理 由 PLA 结构的缺点导出 PAL 的与阵列可编程或阵列固定的结构原理让同学 们学会看懂图 2-16 PAL 的常用表示，并介绍 PAL 的缺点：IO 不灵活，只能一次 编程。 2-2-5 GAL 结构原理 主要讲授 GAL 与 PAL 结构上的相同点和不同点。GAL 中 OLMC 的三种模 式简单带过