适当高的收益。同时,需要尽快转入第二阶段:实现产品最大成品率,进一步降低单件成本, 取得产品批量上市的收益。实现最大成品率,一定意义上说,难度很大。它要使设计达到“四 最”:面积最小、容差最大、速度最快、功耗最低。只有这样才能在电路的性能价格比方面 高出一筹,取得京争的胜利。在实现产品的最大成品率设计阶段,通常是以系统模块为基础。 这些模块不再用自动综合生成,而是由有经验的设计师按“全定制”的设计模式从晶体管级 精雕细刻而成,再经过工艺流片的实测确认之后才算完成设计。显然,这样的模块是宝贵的 其中不少可能具有知识产权( Intellectual Property,简称IP)价值。不但可以供本公司再利 用,还可以有偿提供给别家使用。用“四最”模块构成的电路才有可能达到“四最”,送 Foundry 加工才有可能得到最大成品率。“以门阵列开路,以全定制铺开”是IC设计公司的生财之道。 目前,第三代 IC CAD工具一一EDA工具的开发正在紧锣密鼓地进行。由于集成电路 的工艺水平已经进入深亚微米(<0.6微米),在微米工艺下可以使用的、能使设计可一次通 过的比较简单的设计方法,在深亚微米工艺下已经不适用了。如串扰和噪声已成为产品成败 的关键,在物理级设计时就要用电磁场理论来分析三维情况下的电磁干扰。此外,在深亚微 米布线中主要考虑的是互连线的延迟,在0.8微米时,互连线延迟已占总延迟的70%。因而 计算工作量要比微米及亚微米增大。设计工具改进所增加的设计能力必须超过工艺增长速 度,才能适应工艺的快速发展。遗憾的是设计工具改进远不能适应工艺的发展,二者之间产 生了巨大的缺口。随着工艺的发展,这个缺口有继续增大的趋势。 EDA厂商十分关注深亚微米设计,一些公司正在独立或联合提出解决方案。据测算1998 年的设计工具市场达到296亿美元,比1997年增长了3%,而工具的维修和服务达到20 亿美元,比1997年增长了19%。目前,世界上最大的几家EDA厂商要数 Avant、 Synopsys Cadence、 Mentor,他们都有各自有特色的EDA工具,也都在不断地研究、开发和推出新的 工具。因此,需要大量的EDA开发人才和设计人才。从发展来看,今后两年设计复杂度将 增加三倍。1997年,有50~60%的设计是针对0.5微米或以上线宽的,而1998年和1999 年这个百分比降到12~15%,而70%的设计将针对025微米工艺。2001年的设计是针对 025微米0.18微米工艺。2002设计业面临的关键性技术是: 1、软、硬件核( IP core)的复用技术 2、功率、噪声和电迁移的分析工具 3、深亚微米的设计规则工具 4、针对百万门芯片设计的阻、容、感提取工具; 5、复杂芯片的物理验证 6、系统级的宏库和核 7、确认和测试工具 8、形式验证工具 等等。2002年,EDA业面对市场,关心的是如何做好基础技术的变化,关心对新的 设计工具的投资,为下一代技术飞跃作准备。 我国的IC设计情况,在70年代中后期,我国开始研究简单的 IC CAD工具,如版图编 辑、工艺模拟、器件模拟、电路分析等等。在这之前的IC设计基本上是采用手工设计。到 “七五”期间,这一领域的研究有了很大的发展。国内有几十家包括大学和研究所在内的研 究单位都在从事这方面的研究工作。更值得一提的是,作为国家“七五”科技攻关项目,国 家投入了大量的资金,将全国各地的 IC CAD专家、学术骨干集中到北京组成了一个封闭式 的 IC CAD开发组,聘请了美国的博士作为总设计师,进行了为期两年多的 IC CAD系统研 制和开发工作,完成了一个IC设计系统,名为 PANDA系统。 PANDA系统是一个功能很多 的 IC CAD设计系统。它不仅包含了灵活的版图编辑器,逻辑图输入及编辑器,而且还有 BBL的自动布图工具,版图参数提取及验证系统,电路分析工具以及核心数据库管理系统 6
6 适当高的收益。同时，需要尽快转入第二阶段：实现产品最大成品率，进一步降低单件成本， 取得产品批量上市的收益。实现最大成品率，一定意义上说，难度很大。它要使设计达到“四 最”：面积最小、容差最大、速度最快、功耗最低。只有这样才能在电路的性能价格比方面 高出一筹，取得京争的胜利。在实现产品的最大成品率设计阶段，通常是以系统模块为基础。 这些模块不再用自动综合生成，而是由有经验的设计师按“全定制”的设计模式从晶体管级 精雕细刻而成，再经过工艺流片的实测确认之后才算完成设计。显然，这样的模块是宝贵的， 其中不少可能具有知识产权（Intellectual Property，简称 IP）价值。不但可以供本公司再利 用，还可以有偿提供给别家使用。用“四最”模块构成的电路才有可能达到“四最”，送 Foundry 加工才有可能得到最大成品率。“以门阵列开路，以全定制铺开”是 IC 设计公司的生财之道。 目前，第三代 IC CAD 工具――EDA 工具的开发正在紧锣密鼓地进行。由于集成电路 的工艺水平已经进入深亚微米（<0.6 微米），在微米工艺下可以使用的、能使设计可一次通 过的比较简单的设计方法，在深亚微米工艺下已经不适用了。如串扰和噪声已成为产品成败 的关键，在物理级设计时就要用电磁场理论来分析三维情况下的电磁干扰。此外，在深亚微 米布线中主要考虑的是互连线的延迟，在 0.8 微米时，互连线延迟已占总延迟的 70％。因而 计算工作量要比微米及亚微米增大。设计工具改进所增加的设计能力必须超过工艺增长速 度，才能适应工艺的快速发展。遗憾的是设计工具改进远不能适应工艺的发展，二者之间产 生了巨大的缺口。随着工艺的发展，这个缺口有继续增大的趋势。 EDA 厂商十分关注深亚微米设计，一些公司正在独立或联合提出解决方案。据测算 1998 年的设计工具市场达到 29.6 亿美元，比 1997 年增长了 3％，而工具的维修和服务达到 20 亿美元，比 1997 年增长了 19％。目前，世界上最大的几家 EDA 厂商要数 Avant、Synopsys、 Cadence、Mentor，他们都有各自有特色的 EDA 工具，也都在不断地研究、开发和推出新的 工具。因此，需要大量的 EDA 开发人才和设计人才。从发展来看，今后两年设计复杂度将 增加三倍。1997 年，有 50～60％的设计是针对 0.5 微米或以上线宽的，而 1998 年和 1999 年这个百分比降到 12～15％，而 70％的设计将针对 0.25 微米工艺。2001 年的设计是针对 0.25 微米/0.18 微米工艺。2002 设计业面临的关键性技术是： 1、软、硬件核（IP core）的复用技术； 2、功率、噪声和电迁移的分析工具； 3、深亚微米的设计规则工具； 4、针对百万门芯片设计的阻、容、感提取工具； 5、复杂芯片的物理验证； 6、系统级的宏库和核； 7、确认和测试工具； 8、形式验证工具； 等等。2002 年，EDA 业面对市场，关心的是如何做好基础技术的变化，关心对新的 设计工具的投资，为下一代技术飞跃作准备。 我国的 IC 设计情况，在 70 年代中后期，我国开始研究简单的 IC CAD 工具，如版图编 辑、工艺模拟、器件模拟、电路分析等等。在这之前的 IC 设计基本上是采用手工设计。到 “七五”期间，这一领域的研究有了很大的发展。国内有几十家包括大学和研究所在内的研 究单位都在从事这方面的研究工作。更值得一提的是，作为国家“七五”科技攻关项目，国 家投入了大量的资金，将全国各地的 IC CAD 专家、学术骨干集中到北京组成了一个封闭式 的 IC CAD 开发组，聘请了美国的博士作为总设计师，进行了为期两年多的 IC CAD 系统研 制和开发工作，完成了一个 IC 设计系统，名为 PANDA 系统。PANDA 系统是一个功能很多 的 IC CAD 设计系统。它不仅包含了灵活的版图编辑器，逻辑图输入及编辑器，而且还有 BBL 的自动布图工具，版图参数提取及验证系统，电路分析工具以及核心数据库管理系统
在“八五”期间,国家又投入资金将 PANDA系统进行使用化和商品化,同时根据当时 IC发展的需要,对 PANDA系统进行功能的更新和完善。这些任务是由全国几十家 IC CAD 研究单位分别承担的。最后将成果集中到BIDC进行系统集成。可以说“七五”、“八五”是 我国 IC CAD研究的高潮时期。 在“九五”期间,国家同样对该领域投入了一定的资金,由CIDC作为组织单位进行项 目协调和组织。主要研究适合先进工艺的集成电路设计工具。 目前,我国 IC CAD的研究与开发工作仍在进行。尽管我们在理论上、在某些领域的算 法研究水平并不低与国外。但是,很难从整体上赶上和超过国际先进水平。原因是我们没有 大量的市场需求,没有资金雄厚的大公司作后盾,没有大批的研究人员去从事这方面的研究 工作。随着加入WTO,我们更应该发展有自己知识产权的EDA工具。 第二节VLSI设计过程简介 VLSI从设计到制造,需要经过若干步骤,为了使大家有一个总体的了解,我们简要将 其概括如下: 集成电路的生产过程可以分为两大步骤:设计和制造。在一节我们主要介绍一下设计过 程,在稍后的章节中我们介绍制造过程 VLSI的设计过程一般是从系统需求开始的。ⅥLSI用户或整机厂的用户,他们需要某种 功能的集成电路用于某种电子产品中或家用电器中。那麽,他们应该出一个系统规范化说明。 1、系统规范化说明( System Specification) 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等 功能设计( Function Desis 根据系统设计要求和特点,接下来由集成电路设计人员将系统功能具体化。主要是将系 统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图 系统描述 功能设计 X=(ABCD)+(A+D)+(AD+C) 逻辑设计 电路设计 图6ⅥSI设计流程
7 系统描述 功能设计 逻辑设计 电路设计 物理设计 设计验证 芯片制造 X=(AB*CD)+(A+D)+(AD+C) 在“八五”期间，国家又投入资金将 PANDA 系统进行使用化和商品化，同时根据当时 IC 发展的需要，对 PANDA 系统进行功能的更新和完善。这些任务是由全国几十家 IC CAD 研究单位分别承担的。最后将成果集中到 BIDC 进行系统集成。可以说“七五”、“八五”是 我国 IC CAD 研究的高潮时期。 在“九五”期间，国家同样对该领域投入了一定的资金，由 CIDC 作为组织单位进行项 目协调和组织。主要研究适合先进工艺的集成电路设计工具。 目前，我国 IC CAD 的研究与开发工作仍在进行。尽管我们在理论上、在某些领域的算 法研究水平并不低与国外。但是，很难从整体上赶上和超过国际先进水平。原因是我们没有 大量的市场需求，没有资金雄厚的大公司作后盾，没有大批的研究人员去从事这方面的研究 工作。随着加入 WTO，我们更应该发展有自己知识产权的 EDA 工具。 第二节 VLSI 设计过程简介 VLSI 从设计到制造，需要经过若干步骤，为了使大家有一个总体的了解，我们简要将 其概括如下： 集成电路的生产过程可以分为两大步骤：设计和制造。在一节我们主要介绍一下设计过 程，在稍后的章节中我们介绍制造过程。 VLSI 的设计过程一般是从系统需求开始的。VLSI 用户或整机厂的用户，他们需要某种 功能的集成电路用于某种电子产品中或家用电器中。那麽，他们应该出一个系统规范化说明。 1、系统规范化说明（System Specification） 包括系统功能、性能、物理尺寸、设计模式、制造工艺、设计周期、设计费用等等。 2、功能设计（Function Design） 根据系统设计要求和特点，接下来由集成电路设计人员将系统功能具体化。主要是将系 统功能的实现方案设计出来。通常是给出系统的时序图及各子模块之间的数据流图。 图 6 VLSI 设计流程
对于一个复杂系统的简化办法最好就是将其划分成子系统,然后分而治之。有了这些系 统设计信息就可以利用仿真模拟的方法改进整个系统设计,使之达到最优,并可以简化后续 的设计步骤。 3、逻辑设计( Logic Design) 这一步是将系统功能结构化。在系统功能设计的基础上,需要将各子系统模块加以结构 化、实体化,选择合适的逻辑部件来实现系统功能。通常以文本、原理图、逻辑图表示设计 结果,有时也采用布尔表达式来表示设计结果。对于一个设计得到的逻辑结构需要反复进行 模拟验证,彬进行设计优化或称逻辑最小化 4、电路设计( Circuit Design) 电路设计是将逻辑设计表达式转换成电路实现。在这一步设计中要考虑电路的速度、功 耗、噪声等,以满足系统性能的要求。要做到这些,同样也需要对设计结果进行电路分析以 及设计优化 5、物理设计( Physical Design or Layout Design) 物理设计或称版图设计是ⅤLSI设计中最费时的一步。它要将电路设计中的每一个元器 件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图 信息,而这些版图信息是以带有层次的几何图形表示的。对于上亿个元件及它们的互连用几 何图形表示,其数据量之大、问题之复杂是人工所不能解决的,必须依靠计算机进行辅助设 6、设计验证( Design Verification) 在版图设计完成以后,非常重要的一步工作是版图验证。对于版图上的几何图形,我们 如何知道它们的电流有多大:电阻、电容、电感有多少;特别是寄生参数的大小,这在电路 设计阶段是无法得知的。因此,需要对版图进行参数提取。包括提取电路连接关系、寄生电 阻、寄生电容、寄生电感,然后进行各种模拟验证,以确保该设计的正确性。这一部分主要 包括:设计规则检査(DRC)、版图的电路提取(NE)、电学规检查(ERC)和寄生参数提 取(PE)。 经过验证的版图可以提交给集成电路制造厂进行制版、生产。到此为止,集成电路的设 计可以完成 第三节VLSI设计中的问题 在ⅥLSI设计中,有几方面的问题,需要大家了解: 、成本问题 VLSⅠ的成本包括:设计费用、制造费用及此过程中工程师的工资。开发设计费用一般 以人年计算。即开发过程中的人数与时间的乘积 设计时间在设计成本中占主要地位,它不仅影响产品最终的成本,而且受市场竞争的制 约。一般来讲,对于市场需求量大、通用性强的电路,可用全定制设计方式设计,以减小芯 片面积、提高电路性能。这种设计方式的缺点是费时。而对于批量不大的专用电路路,可采 用半定制的设计方式,以缩短设计时间、减小设计费用。这种设计方式的缺点是芯片面积的 利用率低。 二、设计正确性要求 设计的正确性是IC设计中最基本的要求。IC设计一旦完成并送交制造厂生产后,再发 现有错误,就需要重新来过。重新制版、重新流片。这会造成巨大的损失。由于VLSI集成 度越来越高、电路实现的功能越来越复杂,加上由于工艺的提高,出现了许多新的问题。如 电路的延迟、噪声、串扰、功耗、时钟偏移多大等问题,使设计难度越来越大。设计中发现
8 对于一个复杂系统的简化办法最好就是将其划分成子系统，然后分而治之。有了这些系 统设计信息就可以利用仿真模拟的方法改进整个系统设计，使之达到最优，并可以简化后续 的设计步骤。 3、逻辑设计（Logic Design） 这一步是将系统功能结构化。在系统功能设计的基础上，需要将各子系统模块加以结构 化、实体化，选择合适的逻辑部件来实现系统功能。通常以文本、原理图、逻辑图表示设计 结果，有时也采用布尔表达式来表示设计结果。对于一个设计得到的逻辑结构需要反复进行 模拟验证，彬进行设计优化或称逻辑最小化。 4、电路设计（Circuit Design） 电路设计是将逻辑设计表达式转换成电路实现。在这一步设计中要考虑电路的速度、功 耗、噪声等，以满足系统性能的要求。要做到这些，同样也需要对设计结果进行电路分析以 及设计优化。 5、物理设计（Physical Design or Layout Design） 物理设计或称版图设计是 VLSI 设计中最费时的一步。它要将电路设计中的每一个元器 件包括晶体管、电阻、电容、电感等以及它们之间的连线转换成集成电路制造所需要的版图 信息，而这些版图信息是以带有层次的几何图形表示的。对于上亿个元件及它们的互连用几 何图形表示，其数据量之大、问题之复杂是人工所不能解决的，必须依靠计算机进行辅助设 计。 6、设计验证（Design Verification） 在版图设计完成以后，非常重要的一步工作是版图验证。对于版图上的几何图形，我们 如何知道它们的电流有多大；电阻、电容、电感有多少；特别是寄生参数的大小，这在电路 设计阶段是无法得知的。因此，需要对版图进行参数提取。包括提取电路连接关系、寄生电 阻、寄生电容、寄生电感，然后进行各种模拟验证，以确保该设计的正确性。这一部分主要 包括：设计规则检查（DRC）、版图的电路提取（NE）、电学规检查（ERC）和寄生参数提 取（PE）。 经过验证的版图可以提交给集成电路制造厂进行制版、生产。到此为止，集成电路的设 计可以完成。 第三节 VLSI 设计中的问题 在 VLSI 设计中，有几方面的问题，需要大家了解： 一、成本问题 VLSI 的成本包括：设计费用、制造费用及此过程中工程师的工资。开发设计费用一般 以人年计算。即开发过程中的人数与时间的乘积。 设计时间在设计成本中占主要地位，它不仅影响产品最终的成本，而且受市场竞争的制 约。一般来讲，对于市场需求量大、通用性强的电路，可用全定制设计方式设计，以减小芯 片面积、提高电路性能。这种设计方式的缺点是费时。而对于批量不大的专用电路路，可采 用半定制的设计方式，以缩短设计时间、减小设计费用。这种设计方式的缺点是芯片面积的 利用率低。 二、设计正确性要求 设计的正确性是 IC 设计中最基本的要求。IC 设计一旦完成并送交制造厂生产后，再发 现有错误，就需要重新来过。重新制版、重新流片。这会造成巨大的损失。由于 VLSI 集成 度越来越高、电路实现的功能越来越复杂，加上由于工艺的提高，出现了许多新的问题。如 电路的延迟、噪声、串扰、功耗、时钟偏移多大等问题，使设计难度越来越大。设计中发现