《数字电路与逻辑设计》考试大纲 I考试性质 普通高等学校本科插班生招生考试是由专科毕业生参加的选拔性考试。高等学校根据考生的成绩,按 已确定的招生计划,德、智、体全面衡量,择优录取。因此,本科插班生考试应有较高的信度、效度、必 要的区分度和适当的难度 Ⅱ考试内容 总要求 《数字电路与逻辑设计》是信息工程学院开设的一门专业基础课,是院级平台课。《数字电路与课程 设计》课程考试旨在考察学生对本课程的基本内容、基本要求及基本应用掌握的深度和广度。要求熟练基 本逻辑运算和门电路、逻辑函数的表达方式及化简、组合逻辑电路的分析和设计、时序逻辑电路的分析和 设计、了解存储器及其扩展、数模和模数转换原理等,为后续专业课程的学习和设计打基础。 、考试基本要求 1.熟练掌握数字电路的组成、分析和设计; 2.了解一般简单数字系统的工作原理、分析和设计 考核知识范围及考核要求 1.逻辑代数 (1)了解逻辑代数的定义及运算公式和规则; (2)掌握逻辑函数的表示方式及其相互转换 (3)熟练掌握逻辑函数的化简方法,包含公式法化简和卡诺图化简; 2.集成门电路 (1)了解集成门电路内部电路的组成、传输特性、参数 (2)掌握集成门电路扇岀系数的计算、输λ端带负载特性,特别是T门; (3)了解TIL门和CMOs门的接口电路及参数计算 3.组合逻辑电路 (1)了解组合逻辑电路的概念 (2)了解集成逻辑门的功能表、逻辑符号 (3)熟练掌握利用门电路及集成门电路芯片构成的组台逻辑电路的分析和设计,特别是译码器(重点 是3线8线译码器74HC138)和数据选择器(4选1和8选1),实现逻辑函数 触发器 1)了解基本RS触发器和时钟触发器的构成符号、逻辑功能、及特性方程,特别掌握边沿触发器 2)熟练掌握给定时钟脉冲和输λ波形情况下,画岀触发器电路输岀端的溵形 5.时序逻辑电路 (1)了解时序逻辑电路的概念; (2)熟练掌握同步时序逻辑电路的分析; (3)熟练掌握同步逻辑电路的设计; (4)熟悉集成计数器芯片(特别是74HC161和74HC160)的功能表、逻辑符号; (5)熟练掌握由集成计数器构成任意计数器的方法
1 《数字电路与逻辑设计》考试大纲 Ⅰ考试性质 普通高等学校本科插班生招生考试是由专科毕业生参加的选拔性考试。高等学校根据考生的成绩，按 已确定的招生计划，德、智、体全面衡量，择优录取。因此，本科插班生考试应有较高的信度、效度、必 要的区分度和适当的难度。 Ⅱ考试内容 总要求： 《数字电路与逻辑设计》是信息工程学院开设的一门专业基础课，是院级平台课。《数字电路与课程 设计》课程考试旨在考察学生对本课程的基本内容、基本要求及基本应用掌握的深度和广度。要求熟练基 本逻辑运算和门电路、逻辑函数的表达方式及化简、组合逻辑电路的分析和设计、时序逻辑电路的分析和 设计、了解存储器及其扩展、数模和模数转换原理等，为后续专业课程的学习和设计打基础。 一、考试基本要求： 1. 熟练掌握数字电路的组成、分析和设计； 2.了解一般简单数字系统的工作原理、分析和设计。 二、考核知识范围及考核要求： 1． 逻辑代数 （1）了解逻辑代数的定义及运算公式和规则； （2）掌握逻辑函数的表示方式及其相互转换； （3）熟练掌握逻辑函数的化简方法，包含公式法化简和卡诺图化简； 2． 集成门电路 （1）了解集成门电路内部电路的组成、传输特性、参数； （2）掌握集成门电路扇出系数的计算、输入端带负载特性，特别是 TTL 门； （3）了解 TTL 门和 CMOS 门的接口电路及参数计算。 3． 组合逻辑电路 （1） 了解组合逻辑电路的概念； （2） 了解集成逻辑门的功能表、逻辑符号； （3）熟练掌握利用门电路及集成门电路芯片构成的组合逻辑电路的分析和设计，特别是译码器（重点 是 3 线-8 线译码器 74HC138）和数据选择器（4 选 1 和 8 选 1），实现逻辑函数。 4． 触发器 （1）了解基本 RS 触发器和时钟触发器的构成、符号、逻辑功能、及特性方程，特别掌握边沿触发器； （2） 熟练掌握给定时钟脉冲和输入波形情况下，画出触发器电路输出端的波形。 5． 时序逻辑电路 （1）了解时序逻辑电路的概念； （2） 熟练掌握同步时序逻辑电路的分析； （3）熟练掌握同步逻辑电路的设计； （4）熟悉集成计数器芯片（特别是 74HC161 和 74HC160）的功能表、逻辑符号； （5）熟练掌握由集成计数器构成任意计数器的方法
6.半导体存储器 (1)了解半导体存储器的分类、构成及容量计算 (2)掌握存储器的位扩展和字扩展 7.脉冲波形的产生 (1)了解55定时器的组成及工作原理; (2)掌握55定时器的应用,即由555定时器构成的施密特触发器、单稳态触发器和多谐振荡器的 工作原理、参数计算和输出波形。 8.模数转换和数模转换 (1)了解模数转换和数模转换的分类、构成和工作原理; (2)掌握数模转换器输岀电压的计算 Ⅲ考试形式及试卷结构 1、考试形式为闭卷、笔试。考试时间为120分钟,试卷满分为100分 2、试卷内容比例:试卷内容将覆盖全部8章。其中:第2、4、6、7、8等5章所占比例为3040%,其余 第1、3、5等3章章所占比例为60-70%。 3、试卷难易比例:易、中、难分别为40%、40%和20% 试卷题型比例:题型为填空题和综合题,其中填空题约为20~30分,综合题70-80% 参考书目 《数字电路与逻辑设计》(第一版),徐秀平主编,电子工业出版社,2010年7月第1版。 V题型示例 一、填空题(共20~30分) 已知74LS00为四个2输入与非门,其lo.=20mA,loH=1mA,ln=2mA,lm=50pA,计算74LS00 最多可驱动同类门的个数为( )。(6分) 大题(共70-80分) 同步时序逻辑电路如图4所示电路,要求:(1)写出电路的驱动方程:(2)状态方程:(3)画出 状态转换真值表;(4)说明电路的逻辑功能:(5)判断电路能否自启动。(15分) Q Q3 DC1 C1 CLK 2
2 6． 半导体存储器 （1） 了解半导体存储器的分类、构成及容量计算； （2） 掌握存储器的位扩展和字扩展。 7． 脉冲波形的产生 （1） 了解 555 定时器的组成及工作原理； （2） 掌握 555 定时器的应用，即由 555 定时器构成的施密特触发器、单稳态触发器和多谐振荡器的 工作原理、参数计算和输出波形。 8． 模数转换和数模转换 （1）了解模数转换和数模转换的分类、构成和工作原理； （2）掌握数模转换器输出电压的计算 Ⅲ 考试形式及试卷结构 1、考试形式为闭卷、笔试。考试时间为 120 分钟，试卷满分为 100 分。 2、试卷内容比例：试卷内容将覆盖全部 8 章。其中：第 2、4、6、7、8 等 5 章所占比例为 30-40%，其余 第 1、3、5 等 3 章章所占比例为 60-70%。 3、试卷难易比例：易、中、难分别为 40%、40%和 20%。 4、试卷题型比例：题型为填空题和综合题，其中填空题约为 20~30 分，综合题 70~80%。 Ⅳ 参考书目 《数字电路与逻辑设计》（第一版），徐秀平主编，电子工业出版社，2010 年 7 月 第 1 版。 Ⅴ 题型示例 一、 填空题（共 20~30 分） 已知 74LS00 为四个 2 输入与非门，其 IOL = 20 mA，IOH =1 mA，IIL = 2 mA，IIH = 50μA ，计算 74LS00 最多可驱动同类门的个数为（ ）。（6 分） 二、大题（共 70~80 分） 同步时序逻辑电路如图 4 所示电路，要求：（1）写出电路的驱动方程；（2）状态方程；（3）画出 状态转换真值表；（4）说明电路的逻辑功能；（5）判断电路能否自启动。（15 分） D C1 Q Q D C1 Q Q D C1 Q Q = 1 Q1 Q2 Q3 CLK 图4