◇DSPs硬件系统组成 DSPs芯片的选择 DSPs最小系统设计 令DSPs的结构及外设接口 令DSPs系统设计 FARIGHT
远见品质 vDSPs硬件系统组成 vDSPs芯片的选择 vDSPs最小系统设计 vDSPs的结构及外设接口 vDSPs系统设计
最小系统组成(1) 一个DSPs要能够正常的透行程 序完成简单的任务,并能够通过 JTAG被调试。它的最小系统应该 包括DSPs芯片、电源、时钟源、复 位电路、JAG电路、程序ROM以 及对龙片所做的设置。 FARIGHT
远见品质 最小系统组成（1） 一个DSPs要能够正常的运行程 序完成简单的任务，并能够通过 JTAG被调试，它的最小系统应该 包括DSPs芯片、电源、时钟源、复 位电路、JTAG电路、程序ROM以 及对芯片所做的设置
最小系统组成(2) 电源 I/0 核 电压电压 管理 电路 功能 上下拉 电路 ROM FARIGHT
远见品质 最小系统组成（2） DSPs 功能 设置 JTAG 口 时钟 管理 时钟 源 复位 电路 JTAG 电路 程序 ROM ‘上下拉’ 电源 EMIF 接口 I/O 电压 核 电压
l.功能设置(1) 设量内容 设量管牌数值含义 B016詹频 内锁相环模式 CLKMODE[1:0 B'1012频 B1保域20倍频 b0 Big Endian 龙片的 ENDIANE桃式|BEA20 B'1' Little Endian B00,无加载 B'01’主机加敢 龙片的引暴模式BEA[19:8 B108 bit rom加敢 B保窗 B00 AECLKINE牌外喻入 B011/4CPU时钟 EMF换口时钟选择|BEA[17:16 B101/6CPU时钟 B1保留 FARIGHT
远见品质 1.功能设置（1） B’11’ 保留 B’10’ 1/6 CPU时钟 B’01’ 1/4 CPU时钟 B’00’ AECLKIN管脚外输入 EMIFA接口时钟选择 BEA[17:16] B’11’ 保留 B’10’ 8bit ROM加载 B’01’ 主机加载 B’00’ 无加载 芯片的引导模式 BEA[19:18] B’1’ Little Endian B’0’ Big Endian 芯片的ENDIAN模式 BEA20 B’11’ 保留或20倍频 B’10’ 12倍频 B’01’ 6倍频 B’00’ 1倍频 片内锁相环模式 CLKMODE[1:0] 设置内容 设置管脚 数值 含义
l.功能设置(2) 设量内容 设置管脚数值|含义 B00 BECLKIN管牌外输入 B01|1/4CPU时钟 BMIF口时钟选择|BEA[5:14 B”101/6CPU时钟 B1保留 B止(卧对贾兼止 PCI换口由 EEPROM自 物配量 B1,能(物始化时 MCbSP2EN 必须为0) B0止( MCBSPI使能) UTOPIA换口使能BEA1 B1’使能( McBSPla蔡止) B0止 PCI换口能 PCI EN B1’使能 B0 HPI16 HPI究度选择 HD5 B1’HPI32 B0”止 MBSP换口能 MCBSP2EN B1’使能 FARIGHT
远见品质 1.功能设置（2） McBSP2接口使能 McBSP2_EN PCI接口使能 PCI_EN B’1’ 使能 B’0’ 禁止 B’1’ HPI32 B’0’ HPI16 HPI宽度选择 HD5 B’1’ 使能 B’0’ 禁止 B’1’ 使能(McBSP1禁止) B’0’ 禁止(McBSP1使能) UTOPIA接口使能 BEA11 使能(初始化时刻McBSP2_EN 必须为0) B’1’ B’0’ 禁止(PCI_EN=0时必须禁止) BEA13 PCI接口由EEPROM自 动配置 B’11’ 保留 B’10’ 1/6 CPU时钟 B’01’ 1/4 CPU时钟 B’00’ BECLKIN管脚外输入 EMIFB接口时钟选择 BEA[15:14] 设置内容 设置管脚 数值 含义