00 01 11 10 G=AC(BD+BD)+AC(BD+BD) 00 +AC( BD+BD)+AC(BD+BD)+BC +AD 1=B0D AeC+(B6 D)(A6C)+BC+AD A⊕B⊕C⊕D+BC+AD 10 ⊥1=(A:B田C⊕D)BC·AD ④画出电路图 7486 F C } G 4& K (二)用两片74151(八选一数据选择器)设计电路。 ①列真值表 ②利用卡诺图降维 D G AB00 01 11 10 00011 00 110 1O1 中0010 →01 01 O o10101 011001 101 0111 1000 0011110 l010 10011 1001011中 1o111111中 00φ 注意 的处理 ③画电路图并标注管脚号 74151 74151
6 ④画出电路图 （二）用两片 74151（八选一数据选择器）设计电路。 ① 列真值表 ② 利用卡诺图降维 注意：“Φ”的处理。 ③ 画电路图并标注管脚号
2、实验装配步骤(同上)。 3、电路测试(同上)。 4、门电路悬空端的正确处理(同上)。 5、故障检测(同上) 、时序逻辑电路的实验 1、D触发器的应用设计 例一:用两个D触发器和一个异或门设计两位可逆二进制计数器。 解:①利用异或门的工作原理 A⊕1=A,A田D=A 因此,当M=0时,CP2接Q1,作两位二进制减法计数 当M=1时,CP2接Q1的非;作两位二进制加法计数。 M Q ②标注管脚号 M Q2 ③画预测输出波形图 1)M=1(二进制加法计数器的输出波形图) CP 2)M=0(二进制减法计数器的输出波形图) CP Q1
7 2、实验装配步骤（同上）。 3、电路测试（同上）。 4、门电路悬空端的正确处理（同上）。 5、故障检测（同上）。 一、时序逻辑电路的实验 1、D 触发器的应用设计 例一：用两个 D 触发器和一个异或门设计两位可逆二进制计数器。 解：① 利用异或门的工作原理： 因此，当 M=0 时，CP2 接 Q1，作两位二进制减法计数； 当 M=1 时，CP2 接 Q1 的非；作两位二进制加法计数。 ② 标注管脚号 ③ 画预测输出波形图 1） M=1（二进制加法计数器的输出波形图） 2）M=0（二进制减法计数器的输出波形图）