SEND 第4章常用工具软件操作指南 2)源程序的编译、综合 双击窗口右侧的“ Synplicity Vhdl Synthesizer?,对 ader4bwhd文件进行编译和综合。在此过程中, IspEXPERT将调 用Syηpliy进行ⅤHDL综合。若整个编译、综合过程无错误,当 出现" Done!后可关闭此窗口,并自动返回到如图48所示窗口, 且能看见" Synplicit! 7 VhDL Synthesizer"处有一绿勾,表示综合 通过。若在此过程中出错,双击上述“ Synplify”窗口中“ Source Files'栏中的 adder4bvhd文件进行修改并存盘,然后按"Run"按 钮重新编译,通过后关闭 Synplify窗口
第4章 常用EDA工具软件操作指南 2) 源程序的编译、综合 双击窗口右侧的“Synplicity VHDL Synthesizer”，对 adder4b.vhd文件进行编译和综合。在此过程中，ispEXPERT将调 用Synplify进行VHDL综合。若整个编译、综合过程无错误，当 出现 "Done!" 后可关闭此窗口，并自动返回到如图4.8所示窗口， 且能看见 "Synplicity VHDL Synthesizer"处有一绿勾，表示综合 通过。若在此过程中出错，双击上述“Synplify”窗口中“Source Files”栏中的adder4b.vhd文件进行修改并存盘，然后按 "Run" 按 钮重新编译，通过后关闭Synplify窗口
SEND 第4章常用工具软件操作指南 3.设计中的有关仿真 通过VHDL综合后, IspEXPERT可对设计进行功能和时序仿真, 但不能进行行为仿真。 编辑测试文件 在 ispEXPERT中,测试程序必须用 ABEL-HDL语言编写。 下面简单地介绍一下ABEL语言的程序结构及测试向量的编写方法。 个ABEL源文件由1个或多个相互独立的模块组成,每个模 块中又由模块声明、定义段、逻辑描述或测试向量段组成,并且 每个模块必须有一个模块声明部分,其他部分可选,而且每个部 6分必须用一个相应的关键字加以标识。ABEL源文件结构如下所示
第4章 常用EDA工具软件操作指南 3. 设计中的有关仿真 通过VHDL综合后，ispEXPERT可对设计进行功能和时序仿真， 但不能进行行为仿真。 1) 编辑测试文件 在ispEXPERT中，测试程序必须用ABEL-HDL语言编写。 下面简单地介绍一下ABEL语言的程序结构及测试向量的编写方法。 一个ABEL源文件由1个或多个相互独立的模块组成，每个模 块中又由模块声明、定义段、逻辑描述或测试向量段组成，并且 每个模块必须有一个模块声明部分，其他部分可选，而且每个部 分必须用一个相应的关键字加以标识。ABEL源文件结构如下所示：
SEND 第4章常用工具软件操作指南 MODULE START ;模块开始 FLAGS ;标志语句 TITLE 标题语句 DECLARATIONS ;定义段 CONSTANT DECLARATIONS 常量定义 MACRO DECLARATIONS ;宏定义 DEVICE DECLARATIONS ;器件定义 PIN AND NODE ASSIGNMENTS;管脚及节点定义 ATTRIBUTE DECLARATION ;属性定义 ;逻辑描述段
第4章 常用EDA工具软件操作指南 MODULE START ；模块开始 FLAGS ；标志语句 TITLE ；标题语句 DECLARATIONS ；定义段 CONSTANT DECLARATIONS ；常量定义 MACRO DECLARATIONS ；宏定义 DEVICE DECLARATIONS ；器件定义 PIN AND NODE ASSIGNMENTS ；管脚及节点定义 ATTRIBUTE DECLARATION ；属性定义 ；逻辑描述段
SEND 第4章常用工具软件操作指南 BOOLEAN EQUATIONS ;布尔方程 TRUTH TABLES ;真值表 STATES DIAGRAMS ;状态表 ;测试向量段 TESTⅤ ECTORS ;测试向量头 MODULE END 模块结束
第4章 常用EDA工具软件操作指南 BOOLEAN EQUATIONS ；布尔方程 TRUTH TABLES ；真值表 STATES DIAGRAMS ；状态表 ；测试向量段 TEST VECTORS ；测试向量头 MODULE END ；模块结束
SEND 第4章常用工具软件操作指南 其中PIN管脚定义语句,用于说明管脚标识符与真实器件管 脚间的关系,并可给出可编程器件管脚的属性。其语句格式如 管脚名[[管脚名].PIN[N器件名 管脚号[冖属性[属性]….勹[管脚号[口属性[属性]….]-….; LH: CLOCK, RESET, S1 PIN IN U12, 12, 15, 13 该管脚定义语句将器件U12的管脚12,15,13分别用 CLOCK, RESET,S1来代表,语句中使用的“!运算符,表示 该管脚为低电平有效,在语言处理程序进行处理时,会自动将 其取反
第4章 常用EDA工具软件操作指南 其中PIN管脚定义语句，用于说明管脚标识符与真实器件管 脚间的关系，并可给出可编程器件管脚的属性。其语句格式如 下： [!]管脚名[,[!]管脚名]…PIN [IN 器件名] 管脚号[='属性[,属性] …'] [,管脚号[='属性[,属性] …']] …； 如：!CLOCK，RESET，S1 PIN IN U12，12，15，13； 该管脚定义语句将器件U12的管脚12，15，13分别用 CLOCK，RESET，S1来代表，语句中使用的“!”运算符，表示 该管脚为低电平有效，在语言处理程序进行处理时，会自动将 其取反