(4)cPU标志寄存器 PSW CY AC FO RS1 RSO OV CY:进位标志,有进位或借位 时为1,否则为0 AC:辅助进位标志当D3向D4有 第3区 I8H-IFH 进位或借位时为1,否则为0 第2区 10H-7T 01第1区 WH-OFH 今F0:用户标志 0第0区 RSRS0寄存器区 N址 RS1、RS0:工作寄存器组 0V:溢出标志,结果超过 128~+127时,OV=1,否则为0
（4）CPU标志寄存器 v CY：进位标志，有进位或借位 时为1，否则为0 v AC：辅助进位标志当D3向D4有 进位或借位时为1，否则为0 v F0：用户标志 v RS1、RS0：工作寄存器组 v OV：溢出标志，结果超过- 128~+127时，OV=1，否则为0 PSW CY AC F0 RS1 RS0 OV — P
(4)cP标志寄存器 MO∨SP,#60H 今P:奇偶校验标志,当Ax“1”的个数为奇 数个时,P=1 MOV DPL#OFFH 今PSW1:保留位用户 MOV DPH#OFH 令椎栈指针SP:先入后业行面针。 数据指针DPTR:角于存放16位地址,可分为 DPH和DPL
（4）CPU标志寄存器 v P：奇偶校验标志，当ACC中“1”的个数为奇 数个时，P=1 v PSW.1：保留位，用户可使用。 v 椎栈指针SP：先入后出的特殊存储器指针。 v 数据指针DPTR：用于存放16位地址，可分为 DPH和DPL。 MOV SP,#60H MOV DPL,#0FFH MOV DPH,#0FH
4、并行0口 片外扩展存储器时P0、 P2口自动作为总线使用 PI (1)特点 39 P0.0 P0.1 580313 P0.2 P03◆4个8位并行I/0P0,P1,P2,P3; P1.5 P0.4 目8051:目m。◆均可作为双向端口使用。输入时可 B3日1875132 P3.1 30 P0:访问/外扩展存储器时, P32口1289C5129 复用为低8位地址线和数据线 P3.3 P2.7 27 P2.6 P3 26 P2.5 P2:高8位地址线 P36口16 P3.7 2日z3P1:双向/0端口 P2.2 2.1P3:第二功能 20 21口P2.0
4、并行I/O口 P0. 0 P0.1 P0.2 P0.3 P0.4 P0.5 P0.6 P0.7 P1. 0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7 P2.7 P2.6 P2.5 P2.4 P2.3 P2.2 P2.1 P2. 0 P3. 0 P3.1 P3.2 P3.3 P3.4 P3.5 P3.6 P3.7 u4个8位并行I/O口：P0，P1，P2，P3； u均可作为双向I/O端口使用。输入时可 以缓冲，输出时可以锁存。 P0：访问片外扩展存储器时， 复用为低8位地址线和数据线 P2：高8位地址线。 P1：双向I/O端口 P3：第二功能 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 24 22 21 8031 8051 8751 89C51 片外扩展存储器时P0、 P2口自动作为总线使用
(2)|/0口的字节地址和位地址 表2-4.I/O囗的字节地址和位地址 接口名称 字节地址 位地址 80H 80H~87H Pl 90H 90H~97H P AOH AOH- A7H P3 BOH BOHNB7H (3)下面分别介绍4个0口的结构
（2）Ｉ／Ｏ口的字节地址和位地址 （3）下面分别介绍4个I/O口的结构
锁存器 三态缓冲器 )P0口的位结校 地址/数据 读锁存器 控制 T 内部总线 P 引脚 P 写锁存器 锁存器 MUX P0口既可用作I/0口,也可用作 地址/数据总线,但二者不能兼 用,用作I/0口时,必须在管脚 场效应 上接上拉电阻。用作地址/数据 管 总线时,地址和数据采取分时复 n甘位址 用方式。用作输入时,必须对输 出锁存器置“1”-“读引脚” 操作
1）P0口的位结构 锁存器 三态缓冲器 场效应 管 P0口既可用作I/O口，也可用作 地址/数据总线，但二者不能兼 用，用作I/O口时，必须在管脚 上接上拉电阻。用作地址/数据 总线时，地址和数据采取分时复 用方式。用作输入时，必须对输 出锁存器置“1”—“读引脚” 操作