第五章时序逻辑电路 特性表: 特性方程: CPR 2Q注∫ n s+RO 0×x×Q”保持RS=0约束条件 1001 1/保持CP=1期间有效 1010 主要特点 10111置1 时钟电平控制 00 1010置0CP=1期间接受输入信号; 1110不用不许CP=0期间输出保持不变 1111不用 (抗干扰能力有所增强) 2.RS之间有约束
第五章 时序逻辑电路 特性表： CP R S Q n Q n+1 注 0 Q n 保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 1 1 1 0 0 不用 不用 保持 置1 置0 不许 特性方程: n n Q = S + RQ +1 RS = 0 约束条件 CP = 1期间有效 二、主要特点 1. 时钟电平控制 CP = 1 期间接受输入信号； CP = 0 期间输出保持不变。 （抗干扰能力有所增强） 2. RS 之间有约束
第五拿时序逻辑电 5222同步D触发器 、电路组成及工作原理9 S=DR=D G/心 & o=S+ RO R D+ DO"=D & (CP=1期间有效) 简化电路:省掉反相器。 CP 二、主要特点 D 1.时钟电平控制,无约束问题; 2.CP=1时跟随。(Q"=D) 下降沿到来时锁存(Q=Q")
第五章 时序逻辑电路 5.2.2.2 同步 D 触发器 一、电路组成及工作原理 Q G1 R & & S Q G3 R & & S G2 G4 1 CP D S = D,R = D n n Q = S + RQ +1 n = D + DQ = D （CP = 1期间有效） 简化电路：省掉反相器。 二、主要特点 1. 时钟电平控制，无约束问题； 2. CP = 1 时跟随。 ( ) 1 Q D n = + 下降沿到来时锁存 ( ) n 1 n Q = Q +
第五章时序逻辑电路 5223集成同步D触发器 1.TTL:74LS375 74LS375 CC Q 6 IQ G ≥1 刃G2 ILE 1Q0P°g1 D IDI 1Q1。Q2 R 10 Q2 & & 4 2Q0。g D 92D0 2Q0 S CP CP34°152Dy 2LE2Q1。Q D 2Q1P°Q4 QT=S+ RO=D+DO"=D
第五章 时序逻辑电路 5.2.2.3 集成同步 D 触发器 1. TTL：74LS375 CP D Q G1 Q G3 R & & S G2 G4 1 >1 >1 G5 R S n n Q = S + RQ +1 n = D + DQ = D +VCC 74LS375 1D0 1LE 1D1 2D0 2LE 2D1 1Q0 1Q0 1Q1 1Q1 2Q0 2Q0 2Q1 2Q1 1 4 7 9 12 15 2 3 6 5 10 11 14 13 Q1 Q1 Q2 Q2 Q3 Q3 Q4 Q4 – – – – D1 CP1、2 D2 D3 CP3、4 D4 8 16
第五拿时序逻辑电 2. CMOS: CC4042 TG G Q G.持 TG CP CP CP 凸 POL 0 CP
第五章 时序逻辑电路 2. CMOS：CC4042 C D G1 Q G3 G2 G4 TG 1 C Q TG C 1 1 1 C G5 G6 CP 1 1 C C =1 POL 0 CP CP CP 1 CP CP CP CP = 0 保持 = 1 D = 0 保持
第五章时序逻辑电路 击击击击 16 +Vcc 特性表 QP2。 D CP POL"Qm+注 DDDD Q 10 D 0123 Q Q1 00110 0101010 保持 CC D 404 2Q1g1|0 35 Q2°g21 接收 CPo-d cP Q2Q20 0 POL oPOL Q3P。g3100× 接收 o3°g3×10 x1011保持 真值表| D CP PoLe 注 D00 D 接收 D↑0锁存CP上升沿锁存 D 接收 D 1锁存CP下降沿锁存
第五章 时序逻辑电路 +VCC D0 D1 D2 D3 CP POL Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 4 7 13 14 5 6 3 2 9 10 12 11 15 1 Q0 Q0 Q1 Q1 Q2 Q2 Q3 Q3 – – – – D0 D1 D2 D3 CP POL 8 16 VSS CC 4042 D CP POL Qn Qn+1 注 0 1 0 0 1 1 0 1 1 1 1 1 0 0 0 1 0 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 保持 接收 接收 保持 特性表 真值表 D CP POL Q 注 D 0 0 D 0 D 1 1 D 1 D 锁存 D 锁存 接 收 CP 上升沿锁存 接 收 CP 下降沿锁存