第五拿时序逻辑电 Q 波形图 R G ≥1 Q R 3.特性表和特性方程4基本RS触发器主要特 RS2 n+1 点 00Q″保持1.优点:结构简单, 011置1具有置0、置1、保持功能 100置0 11|不用不许2.问题:输入电平直接控制输 Q n+ S+ RO 出状态,使用不便,抗干扰能 RS=0约束条件力差;R、S之间有约束
第五章 时序逻辑电路 S R Q Q 3. 特性表和特性方程 R S Q n+1 0 0 0 1 1 0 1 1 Q n 保持 置 1 置 0 不许 1 0 不用 Q n+1 = S + RQ n RS = 0 约束条件 4.基本 RS 触发器主要特 点 1. 优点：结构简单， 具有置 0、置 1、保持功能。 2. 问题：输入电平直接控制输 出状态，使用不便，抗干扰能 力差；R、S 之间有约束。 G2 Q G1 R S Q >1 >1 波 形 图
第五拿时序逻辑电 五.集成基本触发器 1CMOS集成基本触发器 1).由与非门组成:CC4044 +V CC EN IR R°& 1Q°gn TG Ho B R2592R74279207°a ENb 2S R10 3R 74LS279 3S 3Q A EN e320 12d3S B R144R 4S ENo EN 内含4个基本RS触发器 2).由或非门组成:CC4043(略)
第五章 时序逻辑电路 五. 集成基本触发器 1.CMOS 集成基本触发器 1). 由与非门组成：CC4044 & & 1 R TG S ENEN Q 1 1 EN EN EN 三态 RS 锁存触发器特性表 R S EN Q n+1 注 0 Z 高阻态 0 0 1 0 1 1 1 0 1 1 1 1 Q n 保 持 置 1 置 0 不允许 1 0 不用 内含 4 个基本 RS 触发器 2). 由或非门组成：CC4043(略) +VCC 1R 1SA 1SB 2R 2S 3R 3SA 3SB 4R 4S 1Q 2Q 3Q 4Q 1 2 3 5 6 10 11 12 14 15 4 7 9 13 Q1 Q2 Q3 Q4 8 16 74279 74LS279 R1 S11 S12 R2 S2 R3 S31 S32 R4 S4 – – – – – – – – – –
第五拿时序逻辑电 2TL集成基本触发器 74279、74LS279 CC r,odIR & & 2 IQ R,。d28742792Q 2S 2 R R,10 d3R 74LS279 3Q9。g3 3s 2 B 3 & & R4 o14 d 4r 4Q 5d4s 2 R
第五章 时序逻辑电路 2.TTL 集成基本触发器 74279、74LS279 Q R & & S Q R & & S1 S2 +VCC 1R 1SA 1SB 2R 2S 3R 3SA 3SB 4R 4S 1Q 2Q 3Q 4Q 1 2 3 5 6 10 11 12 14 15 4 7 9 13 Q1 Q2 Q3 Q4 8 16 74279 74LS279 R1 S11 S12 R2 S2 R3 S31 S32 R4 S4 – – – – – – – – – –
第五章时序逻辑电路 522钟控触发器 5221同步RS触发器 同步触发器:触发器的工作状态不仅受输入端(R、S) 控制,而且还受时钟脉冲(CP)的控制 CP( Clock pulse):等周期、等幅的脉冲串。 基本RS触发器:S一直接置位端; 不受CP控制 R一直接复位端。 同步触发器:同步RS触发器 同步D触发器
第五章 时序逻辑电路 同步触发器：触发器的工作状态不仅受输入端 (R、S) 控制，而且还受时钟脉冲(CP) 的控制。 CP (Clock Pulse): 等周期、等幅的脉冲串。 基本 RS 触发器：S — 直接置位端； R — 直接复位端。 (不受 CP 控制) 同步触发器： 同步 RS 触发器 同步 D 触发器 5.2.2 钟控触发器 5.2.2.1 同步 RS 触发器
第五拿时序逻辑电 、电路组成及工作原理 1.电路及逻辑符号 & &]G2 S CPRI SCIR R & ga S CP R S CP R s CP R 曾用符号 国标符号 2.工作原理 当CP=0S=R=1Q n+1 Q 保持 CP=1 S CP=S1=S R CP=R1=R 与基本RS触发器功能相同
第五章 时序逻辑电路 一、电路组成及工作原理 1. 电路及逻辑符号 Q G1 R & & S Q G3 R & & S G2 G4 CP 曾用符号 Q Q S R S CP R CP 国标符号 Q Q S R S CP R C1 2. 工作原理 当 CP = 0 S = R = 1 n n Q = Q +1 保持 当 CP = 1 S CP = S 1 = S 与基本 RS 触发器功能相同 RCP = R1 = R