第五章时序逻辑电路 第五章时序逻辑电路 5,1概述 52触发器 53时序逻辑电路的分析 54常用时序逻辑电路 55时序逻辑电路的设让 5.6用PLD实现时序逻辑电路
第五章 时序逻辑电路 第五章 时序逻辑电路 • 5.1 概 述 • 5.2 触发器 • 5.3 时序逻辑电路的分析 • 5.4 常用时序逻辑电路 • 5.5 时序逻辑电路的设计 • 5.6 用PLD实现时序逻辑电路
第五章时序逻辑电路 击击击击 第五章时序逻辑电路 51概述 、时序电路的特点 定义 任何时刻电路的输出,不仅和该时刻的输入 信号有关,而且还取决于电路原来的状态。 2.电路特点 输 输 氵「组合逻辑 (1)与时间因素(CP有入 电路 出 关 (2)含有记忆性的元件 q1 (触发器)。 存储电路 q
第五章 时序逻辑电路 5.1 概 述 一、时序电路的特点 1. 定义 任何时刻电路的输出，不仅和该时刻的输入 信号有关，而且还取决于电路原来的状态。 2. 电路特点 (1) 与时间因素 (CP) 有 关； (2) 含有记忆性的元件 (触发器)。 组合逻辑 电 路 存储电路 … … … … x1 … xi y1 … yj w1 wk q1 ql 输 入 输 出 第五章 时序逻辑电路
第五章时序逻辑电路 时序电路逻辑功能表示方法 1.逻辑表0达式 (1)输出方程 2 Y(tm=FIX(t,), e(tn,) (2)驱动方程 C1 W(tu=GX(t,), e(t,) IK (3)状态方程 CP @(tn1=HIW(tn), 2(tn)I 2.状态表、卡诺图、状态图和时序图
第五章 时序逻辑电路 二、时序电路逻辑功能表示方法 1. 逻辑表0达式 (1) 输出方程 ( ) [ ( ), ( )] n n n Y t = F X t Q t (3) 状态方程 ( ) [ ( ), ( )] n 1 n n Q t = H W t Q t + (2) 驱动方程 ( ) [ ( ), ( )] n n n W t = G X t Q t 2. 状态表、卡诺图、状态图和时序图 组合逻辑 电 路 存储电路 … … … … x1 … xi y1 … yj w1 wk q1 ql x1 y1 y2 J K Q1 Q2 x2 1J C1 1K CP
第五拿时序逻辑电 时序逻辑电路分类 按逻辑功能划分:计数器、寄存器、读/写存储器、 顺序脉冲发生器等。 2.按时钟控制方式划分: 同步时序电路触发器共用一个时钟CP,要更新 状态的触发器同时翻转。 异步时序电路电路中所有触发器没有共用一个CP 3.按输出信号的特性划分:x Meal型 Moore型 组合 输入 电路 输出 x(t)|含存储∏组合 电路口电路电路 存储 输入 输出 Q电路W CP CP r(tn=Fle(tn) r(t,=FIX(,), o(,)
第五章 时序逻辑电路 三、时序逻辑电路分类 1. 按逻辑功能划分：计数器、寄存器、读/写存储器、 顺序脉冲发生器等。 2. 按时钟控制方式划分： 同步时序电路 触发器共用一个时钟 CP，要更新 状态的触发器同时翻转。 异步时序电路 电路中所有触发器没有共用一个 CP。 3. 按输出信号的特性划分： Moore型 ( ) [ ( )] n n Y t = F Q t Mealy型 ( ) [ ( ), ( )] n n n Y t = F X t Q t 存储 电路 Y(tn ) 输出 Q W X(tn ) 输入 组合 电路 CP Y(tn ) 输出 CP X(tn ) 输入 存储 电路 组合 电路 组合 电路
第五章时序逻辑电路 52触发器 、基本要求 1.有两个稳定的状态(0、1),以表示存储内容 2.能够接收、保存和输出信号。 、现态和次态 1.现态:Q″触发器接收输入信号之前的状态。 2次态:触发器接收输入信号之后的状态。 分类 1.按电路结构和工作特点:基本、同步、主从和边沿。 2.按逻辑功能分:RS、JK、D和T(T) 3其他:TT和CMOs,分立和集成
第五章 时序逻辑电路 一、基本要求 1. 有两个稳定的状态(0、1)，以表示存储内容； 2. 能够接收、保存和输出信号。 二、现态和次态 1. 现态： 触发器接收输入信号之前的状态。 n Q 2. 次态： 触发器接收输入信号之后的状态。 n+1 Q 三、分类 1. 按电路结构和工作特点：基本、同步、主从和边沿。 2. 按逻辑功能分：RS、JK、D 和 T(T )。 3. 其他： TTL 和 CMOS，分立和集成。 5.2 触发器