流和理x实验一、 Quartus I开发环境 When you cick Finish the project will be created with the following settings Top-level design entity. Number of files added Number of user libraries added Device assignments EP1C60240C8 EDA tools. Design entry/synthesis: <None> Simulation 图1-7 Finish 取消 电子系统设计 上页(下页
上页 下页 沈阳理工大学 www.sylu.edu.cn 电子系统设计 实验一、Quartus II开发环境 图1-7
流和理x实验一、 Quartus I开发环境 步骤二:VHDL文本编辑输入 为实现用一个拨码开关控制一个LED亮灭的功能,可用ⅥHDL编写一个程序实现 1.选择 File/new或点击主菜单中的空白图标,进入新建程 序文件状态,选择 VHDL file。VⅥHDL程序文件的扩展名是: vhd New Quartus ll Project AHDL File -State Machine File Systemverilog HDL File Verilog HDl File 曰- Memory File emory Initialization File Verification/Debugging Files In-System Sources and Probes File ector waveform F 白- Other Files AHDL Include File Synopsys Design Constraints File Cancel 电子系统设计 上页(下页
上页 下页 沈阳理工大学 www.sylu.edu.cn 电子系统设计 实验一、Quartus II开发环境 步骤二：VHDL文本编辑输入 1.选择File/New或点击主菜单中的空白图标，进入新建程 序文件状态，选择VHDL file 。VHDL程序文件的扩展名是： * .vhd 为实现用一个拨码开关控制一个LED亮灭的功能，可用VHDL编写一个程序实现
流和理背实验一、 QuartusⅢ开发环境 2点击○K按钮进入VHDL文本编辑环境界面 < Quartus II-[hdll,whal 9 Eile Edit Yiew Project Assigmnents Processing Tools Lindow Help abe vhdl. vhd BFA四 Design Uri Flow:Compilation 功b 了4skR x TpeMessage FA System A Procesing A EMta Info A Info A Waring A Critical Waning A Enc A Suppessed A Flag 射[ 电子系统设计 上页(下页
上页 下页 沈阳理工大学 www.sylu.edu.cn 电子系统设计 实验一、Quartus II开发环境 2.点击OK按钮进入VHDL文本编辑环境界面
流和理背实验一、 QuartusⅢ开发环境 3、在编辑窗口中编辑以下程序: library ieee use EEE STD LOGIC 1164.ALL use EEE STD LOGIC ARITH.aLL use IEEE STD LOGIC UNSIGNED.ALL entity test is Port( led: out std_logIc,b key: in std_ logic end test architecture behavioral of test is begin led < key end behavioral 电子系统设计 上页(下页
上页 下页 沈阳理工大学 www.sylu.edu.cn 电子系统设计 实验一、Quartus II开发环境 3、在编辑窗口中编辑以下程序： library IEEE; use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity test is Port ( led:out std_logic; key:in std_logic ); end test; architecture Behavioral of test is begin led <= key; end Behavioral;
流和理x实验一、 Quartus I开发环境 4、输入程序后,存盘,如图1-10所示: 另存为 保存在①):test Ddb 桌面 我的文档 文件名0D 保存类型〔): VHDL Fi1e(*hd:米vhan) 取消 v Add file to current project 图1-10 电子系统设计 上页(下页
上页 下页 沈阳理工大学 www.sylu.edu.cn 电子系统设计 实验一、Quartus II开发环境 4、输入程序后，存盘，如图1-10所示： 图1-10