第八章数字系统设计 Digital System design 组合逻辑电路和时序逻辑电路只能完成某些特定的 逻辑功能,属功能部件级。电路分析和设计是建立在真 值表、卡诺图、逻辑方程式、状态表和状态图的工具基 础上,主要依赖于设计者的的熟练技巧和经验,称“凑 试法”。 若由功能部件级组成一个功能复杂、规模较大的数 字系统时,虽然在理论上仍可以把它看成是一个大型时 序逻辑电路,仍可以采用凑试法,但实际实现上很难、 甚至无法达到完整地描述其逻辑功能。因为这种设计方 法:原始、受限制最多、效率与效果均欠佳、局限性大 要用方框图、定时图、逻辑流程图、ASM图等系统描述 工具
第八章 数字系统设计 Digital System Design 组合逻辑电路和时序逻辑电路只能完成某些特定的 逻辑功能，属功能部件级。电路分析和设计是建立在真 值表、卡诺图、逻辑方程式、状态表和状态图的工具基 础上，主要依赖于设计者的的熟练技巧和经验，称“凑 试法” 。 若由功能部件级组成一个功能复杂、规模较大的数 字系统时，虽然在理论上仍可以把它看成是一个大型时 序逻辑电路，仍可以采用凑试法，但实际实现上很难、 甚至无法达到完整地描述其逻辑功能。因为这种设计方 法：原始、受限制最多、效率与效果均欠佳、局限性大。 要用方框图、定时图、逻辑流程图、ASM图等系统描述 工具
对数字系统进行分析和设计时,通常把系统从逻辑 上划分成控制单元CU和信息处理单元两大部分。其中: 信息处理单元对信息进行不同的处理和传递, 控制单元保证信息处理单元按规定的微操作序列处 理数据 控制单元—不断生成和发送控制信号序列,控制信息 处理单元不断地执行特定的操作; 接收来自信息处理单元的状态信息,用以 选择下一个需执行的操作 接收外来的控制信息,用以改变正在执行 的操作序列。 控制单元是区别数字系统与功能部件的标志
对数字系统进行分析和设计时，通常把系统从逻辑 上划分成控制单元CU和信息处理单元两大部分。其中： 信息处理单元对信息进行不同的处理和传递， 控制单元保证信息处理单元按规定的微操作序列处 理数据。 控制单元——不断生成和发送控制信号序列，控制信息 处理单元不断地执行特定的操作； ——接收来自信息处理单元的状态信息，用以 选择下一个需执行的操作。 ——接收外来的控制信息，用以改变正在执行 的操作序列。 控制单元是区别数字系统与功能部件的标志
81数字系统的基本模型 控制流 外部输入的 输入 控制 输出 外部输出的 控制信号 接口 单元 接口 控制信号 控 时钟 制信号 状态信号 输入信息=→输入信息处 接口 理单元 输出→输出信息 接口 数据流 数字逻辑 系统
8.1 数字系统的基本模型 输入 接口 输入信息 外部输入的 控制信号 输入 接口 外部输出的 控制信号 输出 接口 输出 输出信息 接口 控制 单元 控 制 信 号 状 态 信 号 控制流 数据流 数字逻辑 系统 信息处 理单元 时钟
811信息处理单元的构成 通用寄存器 内部寄存器组 专用寄存器 Q1 存储器 T 数据通路: 总线结构 Q 专用线 输入信息 组合逻辑网络 输出信息 控制网络 有P位,表示 有R位,表 状态信息 控制信号 可执行的P种 示执行时的 基本操作 传送脉冲 R种状态 且可并行 或互斥
8.1.1 信息处理单元的构成 状态信息 S 控制网络 τ1 ••• τm τ 传送脉冲 控制信号 C Q1 τ1 内部寄存器组 通用寄存器 专用寄存器 存储器 数据通路： 总线结构 专用线 ••• x1 xk 输入信息 ••• z1 zk 组合逻辑网络 输出信息 有P位，表示 可执行的P种 基本操作， 且可并行、 或互斥 有 R位，表 示执行时的 R 种状态 Qm τm
8.12控制单元CU的构成 将数字系统执行的复杂任务转化成一个操作和测试序 列,称为“算法”。 用控制单元产生与操作序列相对应的控制信号序列, 每一个控制信号控制信息处理单元执行与算法相关的一个 操作。所以,控制单元的基本功能具体上是对指令流和数 据流实施时间上和空间上的正确的控制 外部输入 组合逻辑网络 外部输出 控制信息 控制信息 算法的现态 Q状态算法的次态 寄存器
8.1.2 控制单元CU的构成 将数字系统执行的复杂任务转化成一个操作和测试序 列，称为“算法”。 用控制单元产生与操作序列相对应的控制信号序列， 每一个控制信号控制信息处理单元执行与算法相关的一个 操作。所以，控制单元的基本功能具体上是对指令流和数 据流实施时间上和空间上的正确的控制。 组合逻辑网络 Q 状态 寄存器 算法的现态 算法的次态 外部输入 控制信息 外部输出 控制信息 S C τ y Y