Xilinx公司千万门级的FPGA(SOC): Virtex-lI Pro Industry's Fastest FPGA Fabric Up to 4 IBM Power Pe Processors immersed FPGA Fabric Up to 24 Embedded RocketIO·Mut- gigabit Transceivers Up to 12 Digital Clock Managers XCITE Digitally Controlled Impedance Technology Up to 556 18x18 Multipliers Over 10 Mb Embedded Block
11 Xilinx公司千万门级的FPGA (SOC): Virtex-II Pro
Lattice产品系列主要性能 速度等级最大 系列代表产品可用门宏单元FF(ms)0 ispLSI1000/E isp1048 8k 192288 108 sDMC01928192192610 s01482k 320 672 1224 ispLSI5000v isp5512V24k 512 384 10384 L00021319246151159 ISpLSI8000 884045k 840115285312
12 Lattice 产品系列主要性能 速度等级 最大 （ns） I/O ispLSI1000/E isp1048 8k 192 288 5 108 ispLSI2000/E/V isp2192 8k 192 192 6 110 ispLSI3000 isp3448 20k 320 672 12 224 ispLSI5000V isp5512V 24k 512 384 10 384 ispLSI6000 isp6192 25k 192 416 15 159 ispLSI8000 isp8840 45k 840 1152 8.5 312 系列 代表产品 可用门 宏单元 FF
PLD工业市场份额 Total 1998 PLD Market=$2. B Total 1999 PLD Market=S2.6 B Actel Other Altera 7% Alter Lattice/Vantis 16% 20% Xilinx Xilinx Source: Dataquest, March 2000
13 PLD工业市场份额 Total 1998 PLD Market=$2.1 B Total 1999 PLD Market=$2.6 B Source: Dataquest, March 2000
三、近年PLD的发展热点 1、从互连延时入手解决系统速度问题 门延时:几百ns→不足2ns 互连延时:相对门延时越来越大 线宽互连延时占系统延时比例 0.6um 30% 0.5um 50 0.35um 70%
14 1、 从互连延时入手解决系统速度问题 门延时：几百 ns →不足 2 ns 互连延时：相对门延时越来越大 线宽 互连延时占系统延时比例 0.6um 30% 0.5um 50% 0.35um 70% 三、近年 PLD的发展热点
2、在系统可编程技术(ISP) 1)ISP( In_ System Programmability/ Programming 是指对器件、电路板、整个电子系统进 行逻辑重构和修改功能的能力。这种重构可 以在制造之前、制造过程中、甚至在交付用 户使用之后进行。 传统PLD:先编程后装配 ISP PLD:可先编程后装配,也可先装配后 编程
15 1）ISP（In_System Programmability/ Programming）： 是指对器件、电路板、整个电子系统进 行逻辑重构和修改功能的能力。这种重构可 以在制造之前、制造过程中、甚至在交付用 户使用之后进行。 传统 PLD：先编程后装配； ISP PLD：可先编程后装配，也可先装配后 编程。 2、 在系统可编程技术（ISP）