第五章实验系统箱介绍 、概述 本实验系统主要由FPGA主芯片 (FLEX10K10LC84)和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用IO口均没 有同任一外设固定接死,而仅仅以插孔的形式存 在,这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好,外设的驱动 已在系统内部为用户设计好,用户可以对所有外 设接口用简单的TTL逻辑电平进行操作
1 第五章 实验系统箱介绍 一、概述 本实验系统主要由FPGA主芯片 （FLEX10K10LC84）和外围丰富的输入输出外 设构成。FPGA主芯片的所有用户可用I/O口均没 有同任一外设固定接死，而仅仅以插孔的形式存 在，这为用此开发系统设计出复杂多样的实验提 供了极大的灵活性。 所有外设的接口逻辑都很友好，外设的驱动 已在系统内部为用户设计好，用户可以对所有外 设接口用简单的TTL逻辑电平进行操作
,图日 1 回B日BB 能 百TRA DIGITAL CLOCK 阳需需切零监型 s88888
2
、接口逻辑定义 (一)FPGA主芯片 (FLEX1OK1OLC84) 环绕FPGA主芯片的三排圆插孔将芯 片所有的可用端口直接引出,插孔旁的数 字/标号就是芯片上被外连的管脚号。用户 可根据编译完成后的结果,直接用连线将 对应管脚号的插孔同所选外设的接口插孔 相连
3 二、接口逻辑定义 （一）FPGA主芯片 （FLEX10K10LC84） 环绕FPGA主芯片的三排圆插孔将芯 片所有的可用端口直接引出，插孔旁的数 字/标号就是芯片上被外连的管脚号。用户 可根据编译完成后的结果，直接用连线将 对应管脚号的插孔同所选外设的接口插孔 相连
FPGA主芯片及引脚: Altera FLEX10K Gtr GLe CLKO 20 器 ◆ii 目 7g 套ARA EPF10KIOLC84-4 U CBA560101A H R4 60. JPIN 男零:品器器 5 ooooooooooo
4 FPGA主芯片及引脚：
主芯片引脚分布: 引出接线位置 对应 电特性备注 端口标号 EPF1OKIOLC84 的引脚号 PN6-30适配器左侧N6-3013个IO可编程输 入/输出 PN3553适配器下侧PⅠN35~5314个IO同上 PIN5473适配器右侧PN547315个1O同上 PN8-84适配器上侧PN78-84,13个O同上 CLKl适配器左上 CLK全局时钟 CLK2 方 43 CLK2 输入 CLRn适配器左上44 RESET全局清除 方 输入 OEln适配器左上83 OE 全局使能 方 输入 5
5 引出接线 端口标号 位置 对应 EPF10K10LC84 的引脚号 电特性 备注 PIN16~30 适配器左侧 PIN16~30 13 个 I/O 可编程输 入/输出 PIN35~53 适配器下侧 PIN35~53 14 个 I/O 同上 PIN54~73 适配器右侧 PIN54~73 15 个 I/O 同上 PIN78~84 ，2~11 适配器上侧 PIN78~84 ， 2~11 13 个 I/O 同上 CLK1 CLK2 适配器左上 方 1 43 CLK1 CLK2 全局时钟 输入 CLRn 适配器左上 方 44 RESET 全局清除 输入 OE1n 适配器左上 方 83 OE 全局使能 输入 主芯片引脚分布：