Ao写时钟输人A列时钟列地址锁存器锁存行时钟行时钟行列地址译码器7：128RAS时钟发生器行行列时钟存储阵列地地(64X128)输出1/0址例时钟列D址缓冲控制读出放大器（128）译CAS时钟发生器锁码存储阵列存器(64X128)写时钟写器7:128时钟发生器2列地址译码器（7：128）图4.916KX1动态存储器框图
2再生再生（刷新）：为保证DRAM存储信息不遭破坏，必须在电荷漏掉以前，进行充电，以恢复原来的电荷，这一充电过程称为再生或刷新DRAM的刷新一般应在<2ms的时间内进行一次。SRAM是以双稳态电路为存储单元的，因此不需刷新
2 再生 再生（刷新）：为保证DRAM存储信息不遭破坏 ，必须在电荷漏掉以前，进行充电，以恢复原来 的电荷，这一充电过程称为再生或刷新。 DRAM的刷新一般应在≤2ms的时间内进行 一次。 SRAM是以双稳态电路为存储单元的，因此 不需刷新
读出放大器原理：右图触发器在无外力作用下，D,D必TT?有一个高电平，一个低电平。若将DDD,D'短路，则D,DT3有相等的电位。断T:开后，D,D状态不定。但断开瞬间将一很小的电荷量加 7.1416K×1动态存储器到某一端，则触发器必朝某确定方向的读出放大器变化
读出放大器原理： 右图触发器在无外 力作用下，D,D’必 有一个高电平，一 个低电平。若将 D,D’短路，则D,D’ 有相等的电位。断 开后，D,D’状态不 定。但断开瞬间将 一很小的电荷量加 到某一端，则触发 器必朝某确定方向 变化
把选中单元的位线和触发器的D端相连。读出时，先将T:T2Φ,时由“1"变“0”（断开）如选中单DD元的位线电位下降T:T:，促使D端为低电位。D'为高电位，表示原存信息为“1”。同时D端低日7.1416K×1动态存储器电位又使得读出单元充电，进行重写的读出放大器。又是再生放大器
把选中单元的位线 和触发器的D端相 连。读出时，先将 Φ2时由“1”变“0” （断开）如选中单 元的位线电位下降 ，促使D端为低电 位。D’为高电位， 表示原存信息为 “1”。同时D端低 电位又使得读出单 元充电，进行重写 。又是再生放大器
（位线0）（位线：127）数据线0数据线127线0VVoD字线63CsVrpVDDCsiz参改吉Cs/2VDD-来自行地址译码器VDD预充FVoDLDp电放大器OD'CS/zV参改VDDCS1VDDVDD字线64V线127来自列地址译码器