如灬=-~ 程片样排址 BUFFER 建好老物勁品帮据 定时与控制 指帝寄存巒 DPTR 图2-28051的内部结构框图
图 2-2 8051的内部结构框图
FFFFH FFFFH 外部 SFR 80H 1000H 外部 30H OFFFH 位寻址区 内部 外部 20H ROM M 工作 寄存器 0~3组 0000H 0000H 图238051存储器组织结构
FFFFH 1000H 外 部 ROM 0FFFH 0000H 内 部 ROM EA = 1 外 部 ROM EA = 0 工 作 寄存器 0～3组 位寻址区 RAM SFR 00H 20H 30H 80H FFH 外 部 RAM 0000H FFFFH 图 2-3 8051存储器组织结构
字节地 H 2EH -ADE 6BH -6AH 68 2BH SAH 58H 2AH LADEL HHH AhL 45H 3Al 36H 32H 30B cEL HHHH 22H nEE OCEL OBH OH 图2-48051内部RAM位地址区
字节地 址 位 地 址 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H D7 D6 D5 D4 D3 D2 D1 D0 7FH 7EH 7DH 7CH 7BH 7AH 79H 78H 77H 76H 75H 74H 73H 72H 71H 70H 6FH 6EH 6DH 6CH 6BH 6AH 69H 68H 67H 66H 65H 64H 63H 62H 61H 60H 5FH 5EH 5DH 5CH 5BH 5AH 59H 58H 57H 56H 55H 54H 53H 52H 51H 50H 4FH 4EH 4DH 4CH 4BH 4AH 49H 48H 47H 46H 45H 44H 43H 42H 41H 40H 3FH 3EH 3DH 3CH 3BH 3AH 39H 38H 37H 36H 35H 34H 33H 32H 31H 30H 2FH 2EH 2DH 2CH 2BH 2AH 29H 28H 27H 26H 25H 24H 23H 22H 21H 20H 1FH 1EH 1DH 1CH 1BH 1AH 19H 18H 17H 16H 15H 14H 13H 12H 11H 10H 0FH 0EH 0DH 0CH 0BH 0AH 09H 08H 07H 06H 05H 04H 03H 02H 01H 00H 图 2-4 8051内部RAM位地址区
位地址 地址 EOH ACCT-ACCO E7H-EOH +ACC FoH 累加器 F7H--FOH DOH 乘法寄存器 SW.7-PSW0 DOH BIH 程序状态字 堆栈指针 数据存储器指针(低8位) A8H 数据存储器指针(高8位) AFH-A8H 正E 中断允许控制器 P7~P0 BFH-B& 中断优先控制器 87H~80H 通道0 AOH 通道1 AOH 通道2 通道3 98H 电源控制及波特率选择 SCON. 7--SCON 0 FH 98H s SCON 串行口控制 SBUF 串行数据缓冲器 I TONE- CON 4 TCON 89H 定时控制 TMOD 定时器方式选择 TL 8BH 定时器0低8位 定时器1低8位 SDH 定时器0高8位 TH 定时器1高8位
符号 单元地址 名称 位地址 符号 地址 * ACC E0H 累加器 ACC.7～ACC.0 E7H～E0H * B F0H 乘法寄存器 B.7～B.0 F7H～F0H * PSW D0H 程序状态字 PSW.7～PSW.0 D7H～D0H SP 81H 堆栈指针 DPL 82H 数据存储器指针(低8位) DPH 83H 数据存储器指针(高8位) * IE A8H 中断允许控制器 IE.7～IE.0 AFH～A8H * IP B8H 中断优先控制器 IP.7～IP.0 BFH～B8H * P0 80H 通道0 P0.7～P0.0 87H～80H * P1 90H 通道1 P1.7～P1.0 97H～90H * P2 A0H 通道2 P2.7～P2.0 A7H～A0H * P3 B0H 通道3 P3.7～P3.0 B7H～B0H PCON 87H 电源控制及波特率选择 * SCON 98H 串行口控制 SCON.7～SCON.0 9FH～98H SBUF 99H 串行数据缓冲器 * TCON 88H 定时控制 TCON.7～TCON.0 8FH～88H TMOD 89H 定时器方式选择 TL0 8AH 定时器0低8位 TL1 8BH 定时器1低8位 TH0 8CH 定时器0高8位 TH1 8DH 定时器1高8位
(1)P。口位的结构 地址/数据|控制 读锁存器 T1 内部总线 Pon> Po.n 写锁存器 锁存器 读引脚 图25P口的位结构
P0.n 锁存器 P0.n Q D Q 读锁存器 写锁存器 内部总线 读引脚 T1 T2 VCC MUX 地址/数据 控制 图 2-5 P0口的位结构 （1） P0口位的结构