6.3时序电路的设计 6.3.1同步时序电路的设计
6.3 时序电路的设计 6.3.1 同步时序电路的设计
同步时序电路的设计可按以下步骤进行 1建立原始状态转移图和原始状态转 移表 2化简原始状态转移表 3进行状态编码; 4选择触发器类型,求电路输出方程 及各触发器的驱动方程 5画逻辑电路图
同步时序电路的设计可按以下步骤进行： 1 建立原始状态转移图和原始状态转 移表； 2 化简原始状态转移表； 3 进行状态编码； 4 选择触发器类型，求电路输出方程 及各触发器的驱动方程； 5 画逻辑电路图
1)建立原始状态转移图和原始状态转移表 例631试建立1001序列检测器的原始状态转移图和原始状态转移表 N(t/z(t) 7( So S 0/0 S(t) X=0 Ⅹ=1 0 S0/0 0/0 /0 /0 S1/0 S2/0 /0 S2 0 /(0
1）建立原始状态转移图和原始状态转移表 例 6.3.1 试建立1001序列检测器的原始状态转移图和原始状态转移表 S3 S2 S0 1/0 0/0 0/0 1/0 0/0 1/0 0/0 1/1 S1 S(t) N(t)/Z(t) X=0 X=1 S0 S0 /0 S1 /0 S1 S2 /0 S1 /0 S2 S3 /0 S1 /0 S3 S0 /0 S1 /1
2)化简原始状态转移表 步骤(1)作状态对图 例632化简原始状态转移表 (2)顺序比较,作隐含表 N(t/Z(t) (3)进行关联比较 X=0 X=1 (4)作最简状态表 C/1 B/0 BE ABC B C/1 E/0 BC B/1 E/0 C BE D/1 B/1 D××× E D/1 B/1 E×××√ aB C D S(t N(t)z(t) X=0 X=1 BE a b/1 BC BCV BEX b/1 d/0 D×× d/1 b/1 E×× AB C D
2) 化简原始状态转移表 例 6.3.2化简原始状态转移表 S(t) N(t)/Z(t) X=0 X=1 A C/1 B/0 B C/1 E/0 C B/1 E/0 D D/1 B/1 E D/1 B/1 步骤（1）作状态对图 （2）顺序比较，作隐含表 （3）进行关联比较 （4）作最简状态表 BE BC BE √ × × × × × × √ A B C D B C D E BE BC√ BE× √ × × × × × × √ A B C D B C D E S(t) N(t)/Z(t) X=0 X=1 a b/1 b/0 b b/1 d/0 d d/1 b/1
③所有输入下都具有相同输出的现态 3进行状态编码 为AB、AC、BC 由①②③确定应相邻的状态,其次 例633对表636进行状态编码 序为CD、AD、AB或AC (3)状态编码当用Q2Q1表示状态时 N(t/z(t) A、B、0、D的代码分别为00,01,11, X=1 10 A/0 B/0 (4)作二进制状态转移表 ABCD A/0 C/0 A/0 D/0 A/0 D/1 N(t/z(t) Q2 Q1 X=0 解(1)确定代码位数n取大于 00 00/0 01/0 log2M的最小整数M4,n取2 01 00/0 11/0 (2)按优先级别确定应相邻的状态 00/0 10/0 10 00/0 10/1 ①x=0时具有相同次态的现态AB、AC、 AD、BC、BD、CD;x=1时有CD ②同一现态在相邻输入下的不同次态为 AB、AC、AD、AD
3)进行状态编码 例 6.3.3 对表6.3.6进行状态编码 S(t) N(t)/Z(t) X=0 X=1 A A/0 B/0 B A/0 C/0 C A/0 D/0 D A/0 D/1 解 (1)确定代码位数 n取大于 log2M的最小整数 M=4, n取2 (2) 按优先级别确定应相邻的状态 ①x=0时具有相同次态的现态 AB、AC、 AD、 BC、 BD、 CD； x=1时有 CD ②同一现态在相邻输入下的不同次态为 AB、AC、AD、AD ③所有输入下都具有相同输出的现态 为AB、AC、BC 由① ② ③确定应相邻的状态，其次 序为CD、AD、AB或AC （3）状态编码 当用Q2Q1表示状态时， A、B、C、D的代码分别为00，01，11， 10 （4）作二进制状态转移表 S(t) Q2 Q1 N(t)/Z(t) X=0 X=1 0 0 00/0 01/0 0 1 00/0 11/0 1 1 00/0 10/0 1 0 00/0 10/1