CMOS或非门 B Y=A+B A T1、T3串联,T2、T4并联 A=0,B=1;T4导通输出低电平 A=1,B=0;T2导通输出低电平; A=1,B=1;T2、T4导通输出低 电平 A=0,B=0;T2、T4截止,T1 T3导通,输出高电平
T1 T3 T2 T4 A B T1、T3串联，T2、T4并联 A=0,B=1; T4导通输出低电平； A=1,B=0; T2导通输出低电平； A=1,B=1;T2、T4导通输出低 电平； A=0,B=0;T2、T4截止，T1、 T3导通，输出高电平。 Y = A + B CMOS或非门
CMOS门电路组成满足如下规律: (1)工作管相串,相对应的负载管相并;工作管 相并,负载管相串。 (2)工作管先串后并,负载管先并后串;工作管 先并后串,负载管先串后并。 (3)工作管相串为“与”,相并为“或”,先串 后并为先“与”后“或”;先并后串为先“或” 后“与”;工作管和负载管连接点引出输出则倒 个相
（3）工作管相串为“与”，相并为“或”，先串 后并为先“与”后“或”；先并后串为先“或” 后“与”；工作管和负载管连接点引出输出则倒 一个相。 CMOS门电路组成满足如下规律： （1）工作管相串，相对应的负载管相并；工作管 相并，负载管相串。 （2）工作管先串后并，负载管先并后串；工作管 先并后串，负载管先串后并
Y=AB+cD A C
T2 T4 T1 T3 T5 T6 T7 T8 A B C D Y = AB+CD VDD
东南大学远程学院 数字电子技术基础 第十六讲 主讲教师:刘其奇
东南大学远程学院 数字电子技术基础 第十六讲 主讲教师：刘其奇