般情况下Tm>Ta。这是因为对任 何一种存储器,在读写操作之后,总要 有一段恢复内部状态的复原时间。对于 破坏性读出的存储器,存取周期往往比 存取时间要大得多,甚至可以达到Tm= 2Ta,这是因为存储器中的信息读出后 需要马上进行再生
一般情况下Tm>Ta。这是因为对任 何一种存储器，在读写操作之后，总要 有一段恢复内部状态的复原时间。对于 破坏性读出的存储器，存取周期往往比 存取时间要大得多，甚至可以达到Tm ＝ 2Ta，这是因为存储器中的信息读出后 需要马上进行再生
存取时间与存取周期的关系见图42。 启动存取 存取完 下次存取 t2 存取时间 恢复时间 存取周期 图42读写时间与存取周期的关系
存取时间与存取周期的关系见图 4. 2 。 启动存取 存取完 下次存取 t1 t 2 t3 存取时间 恢复时间 存取周期 图 4.2 读写时间与存取周期的关系
■存取周期的倒数1/Tm,称为存取速度。 它表示单位时间内能读写存储器的最大 次数。1/Tm乘以存储总线宽度W就是 单位时间内写入存储器或从存储器取出 信息的最大数量,称为最大数据传送速 率,单位用位/秒表示
存取周期的倒数 1 ／Tm，称为存取速度。 它表示单位时间内能读写存储器的最大 次数。 1 ／Tm乘以存储总线宽度 W就是 单位时间内写入存储器或从存储器取出 信息的最大数量，称为最大数据传送速 率，单位用位／秒表示
■44主存储器的基本结构和基本操作 主存储器原理结构框图(见P107)。 存储器的基本操作如下:(见P107) ■(1)读操作 地址→AR,CPU发读命令,则:M(AR) →DR,存储器发 ready命令。 ■(2)写操作 地址→AR,数据→DR,CPU发写命令 则DR→M(AR),存储器发 ready命令
4.4 主存储器的基本结构和基本操作 主存储器原理结构框图（见P107）。 存储器的基本操作如下：（见P107） （1）读操作 地址→AR ，CPU发读命令，则：M（AR） →DR，存储器发ready命令。 （2）写操作 地址→AR ，数据→DR， CPU发写命令， 则DR→M（AR），存储器发ready命令
4.5读/写存储器(RAM ■42.1静态存储器(SRAM) ■静态半导体存储器(SRAM):可随机读写 其存储的数据表示为晶体三极管构成的 双稳态电路的电平;存储数据稳定;不 需刷新
4．5 读/写存储器（RAM） 4.2.1 静态存储器(SRAM) 静态半导体存储器(SRAM)：可随机读写； 其存储的数据表示为晶体三极管构成的 双稳态电路的电平；存储数据稳定；不 需刷新