6.1.1脉冲异步时序逻辑电路分析 现态次态y2)ym1)输出 X X X 00/0 10/0 00100000 0 01100000 1010|11000 X,X 111000010 ()画出时间图并说明电路逻辑功能,(o1 110 假定输入端x1、ⅹ2、X3出现 脉冲的顺序为:x1、ⅹ2、x1、x3、 x1、x2、x3、x1、x3、x2,根据x 状态表和状态图作出时间图。x3 由状态图和时间图可知,当Y2 3个输入端依次顺序产生脉冲时,y1 输出一个“1”信号。 Z
6 6．1．1 脉冲异步时序逻辑电路分析 ⑷ 画出时间图并说明电路逻辑功能， 现态 次态 y2 (n+1) y1 (n+1) 输出 y2 y1 x1 x2 x3 Z 0 0 1 1 0 1 0 1 10 10 10 10 00 00 11 00 00 00 00 01 0 1 0 0 x2,x3 x1 x1 00/0 10/0 x3 x2,x3 x1 x2 x1 x2 01/1 11/0 假定输入端 x x3 1、x2、x3 出现 脉冲的顺序为：x1、x2、x1、x3、 x1 、x2、x3 、x1、x3、x2 ，根据 状态表和状态图作出时间图。 由状态图和时间图可知，当 3 个输入端依次顺序产生脉冲时， 输出一个 “1” 信号。 x1 x2 x3 y2 y1 Z
6.1.2脉冲异步时序逻辑电路的设计 脉冲异步时序逻辑电路不采用统一时钟,设计步骤与同步时序逻辑 电路稍有差别。 电路设计时,应注意以下两点: (1)不允许两个或两个以上输入同时为1(出现脉冲),在形成状态 表或状态图时,只需考虑多个输入中仅有一个为1的情况。在确定激励 函数和输出函数时,可将多个输入同时为1情况,作为无关条件处理。 (2)当存储电路采用时钟D触发器激励表 T触发器激励表 触发时将时钟输入端作为[ Q Qon+) CP D[ Q Qop CPT 激励函数处理,可通过控制 d 0 输入端时钟脉冲的有无,控00400 d011d d 制触发器翻转与否 0 根据这两点规定,4种1010 10 常用触发器的激励表为: 激励表中,d为任意 o d o d
7 6．1．2 脉冲异步时序逻辑电路的设计 脉冲异步时序逻辑电路不采用统一时钟，设计步骤与同步时序逻辑 电路稍有差别。 电路设计时，应注意以下两点： ⑴ 不允许两个或两个以上输入同时为1（出现脉冲），在形成状态 表或状态图时，只需考虑多个输入中仅有一个为1 的情况。在确定激励 函数和输出函数时，可将多个输入同时为1 情况，作为无关条件处理。 Q Q(n+1) CP D 0 0 d 0 0 d 0 1 1 1 1 0 1 0 1 1 d 1 0 d ⑵ 当存储电路采用时钟 触发时，将时钟输入端作为 激励函数处理，可通过控制 输入端时钟脉冲的有无，控 制触发器翻转与否。 根据这两点规定，4 种 常用触发器的激励表为： 激励表中，d 为任意。 Q Q(n+1) CP T 0 0 d 0 0 d 0 1 1 1 1 0 1 1 1 1 d 0 0 d D 触发器激励表 T 触发器激励表
6.1.2脉冲异步时序逻辑电路的设计 J-K触发器激励表 R-S触发器激励表 Q (n+D)CPJ K Q Qn+D) CPR S 0 0 00 d 01 d01 ddd dd0 1 0 101d1 0 d 0dd 0 dd d 0d 从表中可知,要求触发器状态不变时,有两种处理方法。一种是令 CP=d,输入端取相应值,另一种是令CP=0,输入端取任意值。 例如,D触发器现态Q=0时,当D=0时无论CP为何值,或者当CP 0时,无论D为何值,均可实现Qm1)=0,状态保持不变。 现态Q=1时,当D=1时无论CP为何值,或者当CP=0时,无论D为 何值,均可实现Qn+1)=1,状态保持不变
8 6．1．2 脉冲异步时序逻辑电路的设计 从表中可知，要求触发器状态不变时，有两种处理方法。一种是令 CP = d，输入端取相应值，另一种是令CP = 0，输入端取任意值。 例如，D 触发器现态 Q = 0 时，当 D = 0 时无论 CP 为何值，或者当 CP = 0 时，无论 D 为何值，均可实现 Q(n+1) = 0，状态保持不变。 现态 Q = 1 时，当 D = 1 时无论 CP 为何值，或者当 CP = 0 时，无论 D 为 何值，均可实现 Q(n+1) = 1 ，状态保持不变。 Q Q(n+1) CP J K 0 0 d 0 d 0 d d 0 1 1 1 d 1 0 1 d 1 1 1 d d 0 0 d d Q Q(n+1) CP R S 0 0 d d 0 0 d d 0 1 1 0 1 1 0 1 1 0 1 1 d 0 d 0 d d J – K 触发器激励表 R – S 触发器激励表
6.1.2脉冲异步时序逻辑电路的设计 例1:用T触发器设计模8加1计数器,对输入端计数,收到第8 个脉冲时,输出端Z产生进位输出脉冲。 解:模8计数器需采用三个触发器,状态变量用y2、y1、y表示 该电路为 Mealy型,初态为000 现态次态y!my( (n+ (1)作出状态表和状态图 X=1 X/Z 000 001/0 1/0 1/0 000 1/0 010/0 001 010 011 010 011/0 1/1 1/0 011 100/0 100 101/0 101 100 110/0 1/0 1/0 1/0 10 111/0 (2)确定激励函数和输出函数 000/1 状态不变时,触发器时钟端为0,输入端仼意;状态需改变时,触 发器时钟为1,T端为1。由此可作出激励函数和输出函数真值表 9
9 6．1．2 脉冲异步时序逻辑电路的设计 例 1：用 T 触发器设计模8 加 1 计数器，对输入端计数，收到第8 个脉冲时，输出端 Z 产生进位输出脉冲。 解：模 8 计数器需采用三个触发器，状态变量用y2、y1、y0 表示。 该电路为 Mealy 型，初态为 000。 ⑴ 作出状态表和状态图 ⑵ 确定激励函数和输出函数 状态不变时，触发器时钟端为0，输入端任意；状态需改变时，触 发器时钟为 1，T 端为1。由此可作出激励函数和输出函数真值表。 现态 次态y2 (n+1) y1 (n+1) y0 (n+1) y2 y1 y0 x = 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 1 / 0 0 1 0 / 0 0 1 1 / 0 1 0 0 / 0 1 0 1 / 0 1 1 0 / 0 1 1 1 / 0 0 0 0 / 1 000 001 010 011 111 110 101 100 x/Z 1/0 1/0 1/0 1/1 1/0 1/0 1/0 1/0
6.1.2脉冲异步时序逻辑电路的设计 激励函数和输出函数真值表 输入脉冲 现态 激励函数 输出 C: T l1111 y0000 000 010 Tddd 0d1 100 Z0000000 0 000 ddd 根据上表,考虑ⅹ=0(无脉冲)时电路状态不变,可令各触发器时 钟端C}为0,各输入端T任意。可得激励函数和输出函数表达式: C2=xy yo, C=xyo, Co=x, T2=T=To=l, Z=xy2y1yo (3)根据激励函数和输出函数表达式画出逻辑电路图
10 6．1．2 脉冲异步时序逻辑电路的设计 激励函数和输出函数真值表 根据上表，考虑x = 0（无脉冲）时电路状态不变，可令各触发器时 钟端 Ci 为 0，各输入端T 任意。可得激励函数和输出函数表达式： ⑶ 根据激励函数和输出函数表达式画出逻辑电路图 输入脉冲 现态 激励函数 输出 x y2 y1 y0 C2 T2 C1 T1 C0 T0 Z 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 1 0 0 0 1 d d d 1 d d d 1 0 1 0 1 0 1 0 1 d 1 d 1 d 1 d 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 1 2 1 0 1 0 0 2 1 0 2 1 0 C = xy y ，C = xy ，C = x，T = T = T = 1，Z = xy y y