EDA技术与SOPC基础实验指导书Xegaizard Plug-In Ianageiage 2alWhichmegafunctionwouldyouliketo cuse?Which device family will youbeCyclone1using?SelectamegafunctionfromthelistbelowWhichtypeofoutput fledoyouwanttocreate? Installed Plug-InsAltera SOPC BuilderCAHDLArithmetic+COYHDL田aCommunicationsCVerlog HDLDSPGates+Browse..What name do you want for the output fle?1/0+D:NEXP11_ddsIdata_rom.vhd+InterfacesJTAG-accessible Extensions+-MemoryCompilerFIFOReturn to this page for another create operationRAM:3-PORTYour current user library directories areROM:1-PORTRUM:2.PORTShift register (RAM-basec2Storage+Cancel<BackNext>Einish图8.3LPM宏功能模块设定在图8.3中单击Next，进入到图8.4中的选择控制线、地址线和数据线，按照如图所示参数设置。然后单击Next，进入到选择地址锁存信号inclock，如图8.5所示，去掉“qoutputport”选项前面的“”。27
EDA 技术与 SOPC 基础实验指导书 27 图 8.3 LPM 宏功能模块设定 在图 8.3 中单击 Next，进入到图 8.4 中的选择控制线、地址线和数据线，按照如 图所示参数设置。然后单击 Next，进入到选择地址锁存信号 inclock，如图 8.5 所示， 去掉“q output port”选项前面的“√
EDA技术与SOPC基础实验指导书0×Iegafizard Plug-In Ianager =Rol:1-PoRI [page 3 of 7]GeneralRegsiCikens/AclrsMemInitCurrently selected device family:VCyclonedata romMatch project/defaultaddress[5.0]g[7..0]aHow wide should the 'q' output bus be?bitsclockCAHow many 8-bit words of memory?wordsYBlock type:AUTOWhat should the memory block type be?OM4KOAutoOM512OM-RAMOLCSOptions...AutoSet the maximum block depth towordswhatclockingmethodwouldyouliketouse?OSingle clockResource Usage<BackCancelNext >Einish1M4K图8.4选择控制线、地址线和数据线XIegafizard Plug-In Ianager - Rol: 1-PoRI [page 4 of 7]General>Regs/Clkens/AclrsMemInitWhich ports should be registered?data rom'data'inputportaddress[5.0]g[7.0]Maddreslinout portqoutputpore8Create one clock enable signal for eachMoreOptions ..clock signal.All registeredportsareclockcontrolled by the enable signal(s),Blook type:AUTOCreate abyte enable portvbitsWhat is the width of abyteforbyte eniable?Create an'aclr’ asynchronous clearMore Options ...for the registered portsResource Usage1M4KCancel<BackFinishNext >图8.5元选择地址锁存信号inclock在图8.5中单击Next后进入到图8.6所示的添加初始化数据文件对话框，在该对28
EDA 技术与 SOPC 基础实验指导书 28 图 8.4 选择控制线、地址线和数据线 图 8.5 选择地址锁存信号 inclock 在图 8.5 中单击 Next 后进入到图 8.6 所示的添加初始化数据文件对话框，在该对
EDA技术与SOPC基础实验指导书话框中找到刚刚创建的波形数据文件，并将“允许在线编辑ROM数据”选项选中，表示可以利用In-SystemMemoryContentEditor工具在线修改存储器内容。最后单击Finish即可完成LPMROM的定制。口回区RO:1-PORI [page 5 of 7]Do you want to specify the initial content of the memory?No,leaveitblankInitializememorycontentdatatoXx.Xonpower-upinsimulationOYes,usethisfileforthememorycontentdata(You can use a Hexadecimal (Intel-format) File [.hex] or a MemoryInitialization File [.mif]添加MIF文件Browse...Filename:/ROMD.mifFThe initial content file should conformtowhich.port's.dimensions允许在线编辑ROM数据Allow In-SystemMemoryContentEditortocapture andupdate contentindependenitly of the system clockNONEThe'Instance ID' of this ROM is:Cancel<BackNext >Finish图8.6添加初始化数据3.创建地址发生器模块建立顶层原理图设计文件如图8.7，编译、锁定引脚下载4.addidata_romaddress[5.0]c7.01OUTPUTNPUT97.0]CLKCLKaddress[5..0]&insttclockBlock type:AUTO10图8.7DDS顶层设计5.SignalTapII嵌入式逻辑分析仪仿真当完成上述系统设计后，下载到实验开发板，因为开发板上没有8位D/A模块，29
EDA 技术与 SOPC 基础实验指导书 29 话框中找到刚刚创建的波形数据文件，并将“允许在线编辑 ROM 数据”选项选中，表 示可以利用 In-System Memory Content Editor 工具在线修改存储器内容。最后单击 Finish 即可完成 LPM_ROM 的定制。 图 8.6 添加初始化数据 3. 创建地址发生器模块 4. 建立顶层原理图设计文件如图 8.7，编译、锁定引脚下载 图 8.7 DDS 顶层设计 5. SignalTap II 嵌入式逻辑分析仪仿真 当完成上述系统设计后，下载到实验开发板，因为开发板上没有 8 位 D/A 模块
EDA技术与SOPC基础实验指导书所以无法直接用示波器显示生成的正弦信号波形。要想观察到光滑的正弦波，可以利用QuartusII软件自带的SignalTapII嵌入式逻辑分析仪仿真。选择菜单【File】→【New】命令，单击Verification/DebuggingFiles标签，选择SignalTapIILogicAnalyzerFile项，新建SignalTapII文件，如图8.8所示：Quartus II-D:/ExP11_dds/dds-dds-[dds.stpt]O回区团QPCPExInstance Manager:JTAG Chain ConfigurationJTAG readySatusInstanceHardware:USB-Blaster[USB-0]设置硬件选项Setup.图auto_signaltap_0Cot runnihg停止Device:@1:EP1C12 (0x020830DD)Scan Chain运行工具按钮ASOFManager:业dds.sof通>>顶层下载文件xtrigger:2012/06/2817:14:15 #1Signal ConfigurationcNodeDa...Cock.CLK采样时钟TypeAliasHameDataO甲Sampledepth1KRAMtype:TA.信号观察窗口果样深度Segmentedeoment4H<国Data 国SetupXHierarchy Display.Data Logdsauto_signaltap_0auto_signaltap_0For Help,press FiNUM图8.8SignalTapII文件设置对话框在图8.8中，首先通过设置硬件选项按钮“Setup.”找到在线连接的硬件设备，即目标硬件系统。这里硬件类型选择USBBlaster[USB-OI。然后添加顶层下载文件，这里选择dds.sof文件。设置采用时钟为clk，采样深度为1K。在信号观察窗口空白区域双击鼠标左键，然后选择需要观察的信号，这里选择g[7.01.即输出波形数据端。设置完成后保存文件为dds.stp，在QuartusII中重新综合一次系统文件，然后再重新下载。下载完后单击运行工具按钮，就能看信号q[7..0]有数值输出。30
EDA 技术与 SOPC 基础实验指导书 30 所以无法直接用示波器显示生成的正弦信号波形。要想观察到光滑的正弦波，可以利 用 Quartus II 软件自带的 SignalTap II 嵌入式逻辑分析仪仿真。 选择菜单【File】→【New】命令，单击 Verification /Debugging Files 标签， 选择 SignalTap II Logic Analyzer File 项，新建 SignalTap II 文件，如图 8.8 所 示： 图 8.8 SignalTap II 文件设置对话框 在图 8.8 中，首先通过设置硬件选项按钮“Setup.”找到在线连接的硬件设备， 即目标硬件系统。这里硬件类型选择 USB Blaster[USB-0]。然后添加顶层下载文件， 这里选择 dds.sof 文件。设置采用时钟为 clk,采样深度为 1K。在信号观察窗口空白区 域双击鼠标左键，然后选择需要观察的信号，这里选择 q[7.0],即输出波形数据端。 设置完成后保存文件为 dds.stp，在 Quartus II 中重新综合一次系统文件，然后再重 新下载。下载完后单击运行工具按钮，就能看信号 q[7.0]有数值输出
EDA技术与SOPC基础实验指导书口0×nQuartusII-D:/ExP11_dds/dds-dds-[dds.stp+]aQReadytoacquire国大国回ePRexJTAG Chain Configuration:JTAG readyInstance Manager:StatusInstanceUSB-Blaster [USB-0]Setup.Hardware:-auto_signaltap_0Not running@1:EP1C12(0x020830DD)ScanChainDevice:TSOFManager工dds.sof>>>log:2012/06/28 19:54:25#0clicktoinsert.timebar150151152153154155156TypeAliasHame148149O田249X252X254254X252X2492551<国Data国SetupXXData Log alHierarchy Displays四ds auto_signaltap_0国auto_sigmaltap_0NUMFor Help,press F1图8.9运行结果在图8.9中，在q[7..0]上单击鼠标右键，在弹出的菜单中选择【BusDisplayFormat】→【UnsignedLineChart】，此时便可看到光滑的正弦波信号。如图8.10所示：2565120768Name田qww图8.10SignalTapII结果6.In-SystemMemoryContentEditor工具选择菜单【Tools】→【In-SystemMemoryContentEditor】，可以打开如图8.11所示的在系统存储器编辑工具。31
EDA 技术与 SOPC 基础实验指导书 31 图 8.9 运行结果 在图 8.9 中，在 q[7.0]上单击鼠标右键，在弹出的菜单中选择【Bus Display Format】→【Unsigned Line Chart】,此时便可看到光滑的正弦波信号。如图 8.10 所示： 图 8.10 SignalTap II 结果 6. In-System Memory Content Editor 工具 选择菜单【Tools】→【In-System Memory Content Editor】，可以打开如图 8.11 所示的在系统存储器编辑工具