(四)逻辑功能划分 逻意盆看量露五 图和工作情况将系统划 下面通过简易频率计的原理方框图来说明逻辑功能的 划分。 被测信号fx在闸门信号C的控制下通过闸门G计数器 计数。计数结果通过锁存器、译码器后在显示器中显示 该简易频率计的闸 时基)信号持续时间为1s,故在 这段时间内计数器计得的数据N即为被测信号的频率。欲 使计数器正常工作必须在每次计数前使计数器复位,这靠 复位信号R完成。若每次计数后由锁存使能信号LE将计数 结果予以锁存,则每次测量结果将被“记忆”到下次测量, 电路。而图(c)中的时钟振荡器、2分频器、双稳态触 发器则为控制电路,它所产生的信号C、R、LE协调控制 整个频率计的工作
（四）逻辑功能划分 ➢ 逻辑功能划分是指根据系统的方框图和工作情况将系统划 分为信息处理和控制电路两部分。 下面通过简易频率计的原理方框图来说明逻辑功能的 划分。 被测信号fx在闸门信号C的控制下通过闸门G计数器 计数。计数结果通过锁存器、译码器后在显示器中显示。 该简易频率计的闸门（时基）信号持续时间为1s，故在 这段时间内计数器计得的数据N即为被测信号的频率。欲 使计数器正常工作必须在每次计数前使计数器复位，这靠 复位信号R完成。若每次计数后由锁存使能信号LE将计数 结果予以锁存，则每次测量结果将被“记忆”到下次测量， 闸门G、计数器、锁存器、译码器、显示器构成信息处理 电路。而图（C）中的时钟振荡器、2分频器、双稳态触 发器则为控制电路，它所产生的信号C、R、LE协调控制 整个频率计的工作
(五)信息处理电路的设计 口首先根据信息处理电路的功能要求将其分成若于 功能模块(如图14中的计数器等);画出相功 能方框图。然后再按照图15的流程根据每一个 功能模块的子任务分别进行设计 这里先要区别模块的类型,即属于组合逻辑电路 还是属于时序逻辑电路,然后分别进行设计并经 测试,肯定其性能符合要求,且无竞争一冒险, 然后转入控制电路设计
（五）信息处理电路的设计 首先根据信息处理电路的功能要求将其分成若于 功能模块（如图1.4中的计数器等）；画出相功 能方框图。然后再按照图1.5的流程根据每一个 功能模块的子任务分别进行设计。 这里先要区别模块的类型，即属于组合逻辑电路 还是属于时序逻辑电路，然后分别进行设计并经 测试，肯定其性能符合要求，且无竞争一冒险， 然后转入控制电路设计
(六)控制电路设计 控制电路是整个数字系统的核心,它根据外部输入信 号及由受其控制的信息处理电路来的状态信号,产生对受 控电路的控制信号,有时也产生外部输出信号 小型数字系统中常用的控制电路有如下三种 1.移位型控制器 由移位寄存器或具有延时特性的触发器组成控制电路。 由于个状态往往需要使用一个触发器,状态时成本较高, 但设计简单。 4简易频率计的控制电路即属于这一类。 2.计数型控制器 由计数器构成控制电路。计数器对时钟脉冲计数,计 数值直与时间有关,在特定的计数值通过译码器输出控制 信号。显然控制状态较多时成本较低。 3.微控制器 是以计算机为核心的一类新型控制器
（六）控制电路设计 控制电路是整个数字系统的核心，它根据外部输入信 号及由受其控制的信息处理电路来的状态信号，产生对受 控电路的控制信号，有时也产生外部输出信号。 小型数字系统中常用的控制电路有如下三种： 1．移位型控制器 由移位寄存器或具有延时特性的触发器组成控制电路。 由于一个状态往往需要使用一个触发器，状态时成本较高， 但设计简单。图1.4简易频率计的控制电路即属于这一类。 2．计数型控制器 由计数器构成控制电路。计数器对时钟脉冲计数，计 数值直与时间有关，在特定的计数值通过译码器输出控制 信号。显然控制状态较多时成本较低。 3. 微控制器 是以计算机为核心的一类新型控制器
(七)系统电路的综合与优化 在信息处理的各功能模块〔单元电路)和控制电路达到预期要求以后,即 可把上述各部分予以综合和优化,以构成系统电路。这时应注意以下问题 1.以信息流通路径为主线 构成系统电路的顺序通常按信息的流通路径为线索进行。综合时注意 息分流、量程、功能开关的设置,主电路印制板(PCB)写其它印制板分工 连线等。 2.电路化简 系统电路构成以后,应审查一下总的逻辑关系,检查是否还有化简的可 能(特别是组合逻辑)。利用合并、代用的原则尽可能减少集成块的数量,不 论对提高系统可靠性和减小PCB体积都是分有益的。例如:某系统内共 含4个十进位计数器,7个反相器,3个双输入与非门。则整个系统只需来用 2片cD4518(双重十进制计数器)、1片CD4069(六重反相器)、1片 D4011(四重双输入与非门)即可。其中4011的一个与非门的两输入端 并联代替反相器。 3.器件间或电路间的电平配合 系统内最好采用同一类型的器件。当采用不同类型器件时要注意处理相 互间的电平配合,不同电源电压的数字电路之间,模拟与数字电路之间更需 要注意电平配合
(七)系统电路的综合与优化 在信息处理的各功能模块(单元电路)和控制电路达到预期要求以后，即 可把上述各部分予以综合和优 化，以构成系统电路。这时应注意以下问题： 1．以信息流通路径为主线 构成系统电路的顺序通常按信息的流通路径为线索进行。综合时注意信 息分流、量程、功能开关的设置，主电路印制板(PCB)与其它印制板分工与 连线等。 2．电路化简 系统电路构成以后，应审查一下总的逻辑关系，检查是否还有化简的可 能(特别是组合逻辑) 。利用合并、代用的原则尽可能减少集成块的数量，不 论对提高系统可 靠性和减小PCB体积都是十分有益的。 例如: 某系统内共 含4个十进位计数器，7个反相器，3个双输入与非门。则整个系统只需采用 2片CD4518(双重十进制计数器)、1片CD4069(六重反相器)、1片 CD4011(四重双 输入与非门)即可。其中4011的一个与非门的两输入端 并联代替反相器。 3．器件间或电路间的电平配合 系统内最好采用同一类型的器件。当采用不同类型器件时要注意处理相 互间的电平配合，不同电源电压的数字电路之间，模拟与数字电路之间更需 要注意电平配合
(七)系统电路的综合与优化(续) 4.空闲端处理 尽管标准TIL输入端悬空相当于输入高电平,但考虑到 悬空输入端易感应干扰信号,故各种门、触发器、计数 器等的未用输入空闲端,不论是TTL或CMOS器件都应 当妥善地接至某一固定电平或并联使用。所接电平的选 择原则是保持原有的逻辑功能。 问题2:与非门的空闲端应接高电平还是低电平?或非 门呢?未用输出端如何处理?。 5.信号配合 边沿触发器和计数器对触发信号和时钟信号有上升沿和 下降沿二种要求。必须处理好电路间由于这种要求所产生 的配合问题。例如对异步计数器而言这种配合处理错误, 公使加减计数器的功能逆变
(七)系统电路的综合与优化（续） 4．空闲端处理 尽管标准TTL输入端悬空相当于输入高电平，但考虑到 悬空输入端易感应干扰信号，故各种门、 触发器、计数 器等的未用输入空闲端，不论是TTL或CMOS器件都应 当妥善地接至某一固定电平或并联使用。 所接电平的选 择原则是保持原有的逻辑功能。 问题2：与非门的空闲端应接高电平还是低电平？或非 门呢？未用输出端如何处理？。 ５．信号配合 边沿触发器和计数器对触发信号和时钟信号有上升沿和 下降沿二种要求。必须处理好电路间由于这种要求所产生 的配合问题。例如对异步计数器而言这种配合处理错误， 会使加减计数器的功能逆变