3.常用的逻辑函数表示方法有真值表、函数表达式、逻辑图等,它们之间可以 任意地相互转换。 4.逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则 5.可用两种方法化简逻辑函数,公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简,必须熟记基本公式和规则 并具有一定的运算技巧和经验 卡诺图法是基于合并相邻最小项的原理进行化简的,特点是简单、直观,不 易出错,有一定的步骤和方法可循。 第2章集成门电路 目的、要求: 1.了解TIL与非门、集电极开路门和三态门的工作原理,熟悉它们的 功能及特点。 2.了解CMOS门电路的工作原理 3.熟悉各种逻辑系列在速度、功耗和抗干扰能力等方面的主要特点。 主要内容 1.TTL集成门电路 2.CMOS集成门电路 三.重点、难点: TTL与非门的工作原理 四.学时数:8学时 21概述 问题引入( introduction) 逻辑代数如何在实际应用中体现?
3．常用的逻辑函数表示方法有真值表、函数表达式 、逻辑图等，它们之间可以 任意地相互转换。 4．逻辑代数是分析和设计逻辑电路的工具。应熟记基本公式与基本规则。 5．可用两种方法化简逻辑函数，公式法和卡诺图法。 公式法是用逻辑代数的基本公式与规则进行化简，必须熟记基本公式和规则 并具有一定的运算技巧和经验。 卡诺图法是基于合并相邻最小项的原理进行化简的，特点是简单、直观，不 易出错，有一定的步骤和方法可循。 第2章 集成门电路 一．目的、要求： 1．了解 TTL 与非门、集电极开路门和三态门的工作原理，熟悉它们的 功能及特点。 2．了解 CMOS 门电路的工作原理 3．熟悉各种逻辑系列在速度、功耗和抗干扰能力等方面的主要特点。 二．主要内容 1．TTL 集成门电路 2．CMOS 集成门电路 三．重点、难点 : TTL 与非门的工作原理 四．学时数： 8 学时 2.1 概 述 问题引入 (introduction) • 逻辑代数如何在实际应用中体现？
1.门电路:逻辑门电路是指能够实现各种基本逻辑关系的电路,简称“门 电路或逻辑元件。最基本的门电路是与门、或门和非门。 2.在逻辑电路中,逻辑事件的是与否用电路电平的高、低来表示。若用1 代表低电平、0代表高电平,则称为正逻辑。相反为负逻辑 3.集成门按内部有源器件的不同可分为两大类:一类为双极型晶体管集成 电路,主要有晶体管TIL逻辑、射极耦合逻辑ECL和集成注入逻辑IL等几种 类型;另一类为单极型MOS集成电路,包括NMOS、PMOS和CMOS等几种 类型。常用的是TTL和CMOS集成电路 4.集成门电路按其集成度又可分为:小规模集成电路(SS、中规模集成电 路(MSⅠ)、大规模集成电路(LSI)和超大规模集成电路(VLSI)。 2.2TTL集成门电路 TL集成与非门电路在实际中应用非常广泛。如一个由与非门构成的多数 表决器。电路输入输出间逻辑关系如表21所示 表21多路表决器真值表 图21多路表决器逻辑图 2.2.1TL与非门的工作原理 0000 Y0001 1.电路组成 00
1．门电路：逻辑门电路是指能够实现各种基本逻辑关系的电路， 简称“门 电路”或逻辑元件。最基本的门电路是与门、或门和非门。 2．在逻辑电路中, 逻辑事件的是与否用电路电平的高、低来表示。 若用 1 代表低电平、0 代表高电平，则称为正逻辑。相反为负逻辑。 3．集成门按内部有源器件的不同可分为两大类：一类为双极型晶体管集成 电路，主要有晶体管 TTL 逻辑、射极耦合逻辑 ECL 和集成注入逻辑 I 2L 等几种 类型；另一类为单极型 MOS 集成电路，包括 NMOS、 PMOS 和 CMOS 等几种 类型。常用的是 TTL 和 CMOS 集成电路。 4．集成门电路按其集成度又可分为：小规模集成电路(SSI)、中规模集成电 路（MSI）、大规模集成电路（LSI）和超大规模集成电路（VLSI）。 2.2 TTL 集成门电路 TTL 集成与非门电路在实际中应用非常广泛。如一个由与非门构成的多数 表决器。电路输入输出间逻辑关系如表 2·1 所示 表2·1 多路表决器真值表 图 2·1 多路表决器逻辑图 2.2.1 TTL 与非门的工作原理 1． 电路组成 & & & & A B C Y 0 0 0 1 0 1 1 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B C Y
750Q R 2 360Q 输入级 中间级输出级 如图22所示由输入级、中间级和输出级三部分组成的。 TTL集成与非门电路图及逻辑符号 (a)电路;(b)符号 (1)输入级。 输入级由多发射极管T1和电阻R1组成。其作用是对输入变量A、B、c 实现逻辑与,它相当于一个与门。从逻辑功能上看,图23(a)所示的多发射 A 极三极管可以等效为图23(b)所示的形式。 图23多发射极晶体管及其等效形式 (a)多发射极晶体管 (b)等效形式 (2)中间级。 中间级由T2、R2和R3组成。T2的集电极和发射极输出两个相位相反的信 号,作为T3和T5的驱动信号 (3)输出级
如图 2.2 所示由输入级、中间级和输出级三部分组成的。 图 2.2 TTL 集成与非门电路图及逻辑符号 (a) 电路； (b) 符号 (1) 输入级。 输入级由多发射极管 T1 和电阻 R1 组成。其作用是对输入变量 A、B、C 实现逻辑与，它相当于一个与门。从逻辑功能上看，图 2.3（a）所示的多发射 极三极管可以等效为图 2.3（b）所示的形式。 图 2.3 多发射极晶体管及其等效形式 (a) 多发射极晶体管； (b) 等效形式 (2) 中间级。 中间级由 T2、 R2 和 R3 组成。T2的集电极和发射极输出两个相位相反的信 号，作为 T3和 T5的驱动信号。 (3) 输出级。 R1 3 k R2 750 R5 100 R3 360 R4 3 k T2 T3 T4 T5 Y ＋UCC A B C A & B C Y (a) (b) T1 输入级 中间级 输出级 T1 A B C B1 C1 A B C B1 (a) (b)
输出级由T3、T4、Ts和R4、R5组成,这种电路形式称为推拉式电路 2.工作原理 (1)输入全部为高电平。当输入A、B、C均为高电平,即Ul=36V时, T1的基极电位足以使T1的集电结和T2、T的发射结导通。而T2的集电极压降可 以使T3导通,但它不能使T4导通。Ts由T2提供足够的基极电流而处于饱和状 态。因此输出为低电平 Uo=UoL=UcEs≈0.3V (2)输入至少有一个为低电平。当输入至少有一个(A端)为低电平,即 UL=0.3V时,T1与A端连接的发射结正向导通,从图2.3(b)中可知,T集电极 电位Ue1使T2、Ts均截止,而T2的集电极电压足以使T3,T4导通。因此输出为 高电平: Uo=UoH≈ UCC-UBE3-UBE4=5-0.7-07=36V总结:当输入全为高电平 时,输出为低电平,这时T饱和,电路处于开门状态;当输入端至少有一个为 低电平时,输出为高电平,这时Ts截止,电路处于关门状态。即输入全为1时, 输出为0;输入有0时,输出为1。由此可见,电路的输出与输入之间满足与非 逻辑关系,即 Y=A·B·C 222TTL与非门的外特性与参数1.电压传输特性 TTL与非门电压传输特性是表示输出电压Uo随输入电压U变化的一条曲 线,电压传输特性曲线大致分为四段:如图24所示。 I U,/v 图24TTL与非门电压传输特性 (a)测试电路示意图 (b)曲线
输出级由 T3、T4、T5和 R4、R5组成，这种电路形式称为推拉式电路。 2. 工作原理 (1) 输入全部为高电平。当输入 A、 B、 C 均为高电平，即 UIH = 3.6 V 时， T1的基极电位足以使 T1的集电结和 T2、T5的发射结导通。而 T2的集电极压降可 以使 T3导通， 但它不能使 T4导通。T5由 T2提供足够的基极电流而处于饱和状 态。因此输出为低电平: UO=UOL=UCE5≈0.3 V (2) 输入至少有一个为低电平。当输入至少有一个（A 端）为低电平，即 UIL = 0.3V 时，T1与 A 端连接的发射结正向导通，从图 2.3(b)中可知，T1集电极 电位 UC1使 T2、T5均截止，而 T2的集电极电压足以使 T3，T4导通。因此输出为 高电平： UO=UOH≈UCC-UBE3-UBE4=5-0.7-0.7=3.6 V总结：当输入全为高电平 时，输出为低电平，这时 T5饱和，电路处于开门状态；当输入端至少有一个为 低电平时，输出为高电平，这时 T5截止，电路处于关门状态。即输入全为 1 时， 输出为 0；输入有 0 时，输出为 1。由此可见，电路的输出与输入之间满足与非 逻辑关系，即 Y=A•B•C 2.2.2 TTL 与非门的外特性与参数1. 电压传输特性 TTL 与非门电压传输特性是表示输出电压 UO 随输入电压 UI 变化的一条曲 线， 电压传输特性曲线大致分为四段：如图 2.4 所示。 图 2.4 TTL 与非门电压传输特性 （a） 测试电路示意图; （b） 曲线
(1)AB段。输入电压U≤06V时,T1工作在深度饱和状态,UCs1<0.V, UB2<07V,故T2、Ts截止,T3、T4导通,Uo≈36V为高电平。与非门处于截 止状态,所以把AB段称截止区。 (2)BC段。输入电压06V<U<1.3V时,0.7V≤UB<14V,T2开始导 通,Ts仍未导通,T3、T4处于射极输出状态。随U的增加,UB2增加,UC2下 降,并通过T3、T4使U也下降。因为U基本上随U的增加而线性减小,故 把BC段称线性区。 (3)CD段。输入电压1.3V<U<14V时,Ts开始导通,并随U的增加趋 于饱和。使输出Uo为低电平。所以把CD段称转折区或过渡区。 (4)DE段。当U≥14V时,T2、T饱和,T4截止,输出为低电平。与非门 处于饱和状态。所以把DE段称饱和区 2.主要参数 (1)输出高电平UωH和输出低电平UoL。电压传输特性曲线截止区的输出电 压为UOH,饱和区的输出电压为UoL。一般产品规定UoH≥24V,Uou<04V (2)阈值电压Uh。电压传输特性曲线转折区中点所对应的输入电压为Uh, 也称门槛电压。一般TTL与非门的U≈14V (3)关门电平UoH和开门电平UoN。保证输出电平为额定高电平(27V左 右)时,允许输入低电平的最大值,称为关门电平UOH。通常UoH≈lV 般产品要求UoHF≥0.8V。 保证输出电平达到额定低电平(0.3V)时,允许输入高电平的最小值,称为 开门电平UoN。通常UoN≈14V,一般产品要求UoN≤1.8V (4)噪声容限U№、UNH。在实际应用中,由于外界干扰、电源波动等原因, 可能使输入电平U偏离规定值。为了保证电路可靠工作,应对干扰的幅度有 定限制,称为噪声容限。它是用来说明门电路抗干扰能力的参数。 低电平 噪声容限是指在保证输出为髙电平的前提下,允许叠加在输入低电平Uu上的最 大正向干扰(或噪声)电压。用UML表示 UNL UOFF-UIL 高电平噪声容限是指在保证输出为低电平的前提下,允许叠加在输入高电 平UH上的最大负向干扰(或噪声)电压。用UNH表示
（1）AB 段。 输入电压 UI≤0.6 V 时，T1工作在深度饱和状态，UCES1＜0.1V, UB2＜0.7V，故 T2、T5截止，T3、T4导通，UO≈3.6 V 为高电平。与非门处于截 止状态，所以把 AB 段称截止区。 （2）BC 段。输入电压 0.6V＜UI＜1.3 V 时，0.7V≤UB2＜1.4V ，T2开始导 通，T5 仍未导通，T3、T4处于射极输出状态。随 UI的增加，UB2 增加， UC2 下 降，并通过 T3、 T4使 UO也下降。因为 UO基本上随 UI的增加而线性减小， 故 把 BC 段称线性区。 （3）CD 段。输入电压 1.3V＜UI＜1.4V 时，T5开始导通，并随 UI的增加趋 于饱和。使输出 UO为低电平。所以把 CD 段称转折区或过渡区。 （4）DE 段。当 UI≥1.4V 时, T2、T5饱和，T4截止，输出为低电平。与非门 处于饱和状态。 所以把 DE 段称饱和区。 2. 主要参数 （1）输出高电平 UOH和输出低电平 UOL。电压传输特性曲线截止区的输出电 压为 UOH，饱和区的输出电压为 UOL。一般产品规定 UOH≥2.4V，UOL＜0.4 V。 ( 2）阈值电压 Uth。电压传输特性曲线转折区中点所对应的输入电压为 Uth， 也称门槛电压。一般 TTL 与非门的 Uth≈ 1.4V。 （3）关门电平 UOFF 和开门电平 UON。保证输出电平为额定高电平（2.7V 左 右）时，允许输入低电平的最大值， 称为关门电平 UOFF。通常 UOFF≈1V , 一 般产品要求 UOFF≥0.8 V。 保证输出电平达到额定低电平（0.3V）时，允许输入高电平的最小值，称为 开门电平 UON。通常 UON≈1.4V，一般产品要求 UON≤1.8 V。 （4） 噪声容限 UNL、UNH。在实际应用中，由于外界干扰、电源波动等原因， 可能使输入电平 UI 偏离规定值。为了保证电路可靠工作，应对干扰的幅度有一 定限制，称为噪声容限。它是用来说明门电路抗干扰能力的参数。 低电平 噪声容限是指在保证输出为高电平的前提下，允许叠加在输入低电平 UIL上的最 大正向干扰（或噪声）电压。用 UNL表示: UNL = UOFF – UIL 高电平噪声容限是指在保证输出为低电平的前提下，允许叠加在输入高电 平 UIH上的最大负向干扰（或噪声）电压。 用 UNH表示：