习题 1.1用真值表证明下列恒等式 A(B=A⊙B=AB④I (2)A(B④C)=AB④AC (3)(A+B)(A+C)(B+C)=(A+B)(A+C) .2用基本定律和运算规则让明下列恒等式: (1)(A+B+C)(A+B+C)= AB+AC+BC (2)ABD+ABD +ABC= AD+ABC (3)A+ ABC+ACD+(C+ D)E=A+CD+E (4)4B+.C+ BC= ABC+ ABC 1.3利用公式法化简下列函数: (2)Y=(A B)C +ABC +ABC (3)Y= ABC(B+C) (4)Y=AB+ABC+A(B+AB) B+C)(B+BC+C)(b+dE+ e) (6)Y=B+ABC +AC+AB (7)Y=A+B+A+B+ABAB 1.4将下列各式转换成最简的与或形式和与非形式,并画出最简与非逻辑图: (1)Y=AB+BC+ AC+ABC + ABCD (2)Y=A+b+C+D+c+D+a+D 1.5将下列函数展开为最小项表达式 (1)Y=AB+BC +ABC +ABC AB+ 1.6用卡诺图化简下列函数 (1)Y=AC+ABC+BC:+ABC Y=ABC+AC+ABC+BCD (3)Y=(AB+ BD)C+ BDAC+DA+B (1)Y=AB(C+D)+(A+B)CD+C④D·D (7)Y(,B,C,D)=∑m(2,6,7,8,9,10,11,13,14,15) (8)Y(A,B,C,D)=∑m(0,1,2,3,4,5,8,10,11,12) 1.7用卡诺图化简下列具有约束条件的逻辑函数: (1)Y(A,B,C,D)=∑m(,1,2,3,6,8)+∑d(10,1,12,13,14,15 (2)Y(A,B,C,D)=∑m(2,4,6,7,12,15)+∑d(0,1,3,8,9,11) (3)Y(A,B,C,D) m(0,2,4,6,9,13)+∑d(3,5,7,1,15)
(4)Y(A.,B,C,D=∑m(0,13,1+,15)+∑(1,2,3,9,10,1) 18用卡诺图将下列函数化简成最箭的与或式、与丰与非式,与或非式和或非-或 非式 (1)Y=(A④B+C)·AB+C)+ D (2)Y(A,B,C1D)=∑m0,1.2,3,4,6,8,10,12,13,14,15 习题解答 答案 3(1)AB (3)C+AB (4)0 (5)A+B+C (6)B+AC+AC (7) 1.4(1)与或式: Y=AB+BC 与非-与非式:Y=ABBC (2)与或式: Y=AC+BC+D 与非-与非式 Y=ACBCD 1.5(1)Y(A,B,C)=∑m(0,1,2,3,4,5,6,7) (2)Y(A,B,C,D) 1.6(1)乙(2)AC+BC+CD (3)AB+ABC+BD (6)AC+BC+CD (7)Y=CD+BC+AD+AB (8)Y=AC+BC+CD 1.7 (1)AB+cD+BD (2)AC+CD+CD (3)AD+AD (4)AD+AC+AB 1.8(1)最简与或式:Y=ABD+ACD 与非-与非式:Y=ABD+ACD 与或非式 A+D+BC 或非-或非式:Y=A+D+B+C (2)最简与或式:y=D+AB+AB 与非与非式:Y= DARAB 与或非式:Y=ABD+ABD 或非-或非式:Y=A+B+D+A+B+万 第二章习题 21有两个T与非门G1和G2,测得它们的关门电平分别为UoF1=0.8V, UoH2=1.V:开门电平分别为:UoN1=19V,Uo2=1.5V。它们的输出高电平和低 电平都相等,试判断何者为优(定量说明)
习题解答 第二章习题 2.1 有两个TTL与非门G1和G2，测得它们的关门电平分别为: UOFF1=0.8 V, UOFF2=1.1V；开门电平分别为：UON1=1.9V, UON2=1.5 V。它们的输出高电平和低 电平都相等，试判断何者为优（定量说明）
22试判断图题22所示TL电路能否按各图要求的逻辑关系正常工作? 若电路的接法有错,则修改电路。 TTL门 TTL或CMOS门 TTL门 B D Y=A+B Y=A+B. C+D TTL或CMOS门 TTL OC门 TTL三态门 y=AB Y=AB CD Y= ABC)(ABC) 图题2.2 2.3已知电路两个输入信号的波形如图题2.3所示,信号的重复频率为 IMHz,每个门的平均延迟时间t=20ns。试画出: (1)不考虑tm时的输出波形 (2)考虑t时的输出波形。 图题2.3
2.2 试判断图题2.2所示TTL电路能否按各图要求的逻辑关系正常工作？ 若电路的接法有错，则修改电路。 图题 2.2 2.3 已知电路两个输入信号的波形如图题 2.3 所示， 信号的重复频率为 1MHz, 每个门的平均延迟时间 tpd=20ns。试画出： （1） 不考虑 tpd时的输出波形。 （2）考虑 tpd时的输出波形。 图题 2.3 & R A B Y 200 ≥1 ＋UCC R A B Y ≥1 ≥1 A B C D Y TTL门 TTL门 TTL或 CMOS门 Y＝AB Y＝A＋B Y＝A＋B·C＋D (a) (b) (c) & & A B Y & & A B C D Y & EN & EN A B A B C Y＝AB Y＝AB·CD Y＝ (ABC)·( ABC) (d ) (e) ( f ) TTL或 CMOS门 TTL OC门 TTL三 态 门 Y & 1 1 1 1 A B o o t t (a) (b) A B Y
24图题24均为TIL门电路, (1)写出Y、Y2、Y3、Y4的逻辑表达式 (2)若已知A、B、C的波形,分别画出Y1~Y4的波形。 (c B 图题 2.5在图题2.5电路中,G、G2是两个0C门,接成线与形式。每个门在输 出低电平时,允许注入的最大电流为13mA:输出高电平时的漏电流小于250μA G3、G4和G5是三个TTL与非门,已知TL与非门的输入短路电流为1.5mA,输入 漏电流小于50μA,Ua=5V,Um=3.5V,Uk=0.3V。问:Rmx、Rmn各是多少?R 应该选多大 6试写出图题26所示电路的逻辑表达式,并用真值表说明这是一个什么 逻辑功能部件 R, RA 图题25
R1 R6 R2 R5 R4 R3 D T1 T2 T3 T4 T5 T6 T7 T8 T9 T1 0 ＋UCC UO Y R1 R1 ′ ″ A B UI 2.4 图题 2.4 均为 TTL 门电路， (1) 写出 Y1、Y2、Y3、Y4的逻辑表达式。 (2) 若已知 A、B、C 的波形，分别画出 Y1～Y4的波形。 图题 2.4 2.5 在图题 2.5 电路中，G1、G2是两个 OC 门，接成线与形式。每个门在输 出低电平时，允许注入的最大电流为 13mA；输出高电平时的漏电流小于 250 μA。 G3、G4和 G5是三个 TTL 与非门，已知 TTL 与非门的输入短路电流为 1.5 mA，输入 漏电流小于 50μA，UCC=5V，UOH=3.5 V, UOL=0.3 V。 问：RLmax、RLmin各是多少？RL 应该选多大？ 2 .6 试写出图题 2.6 所示电路的逻辑表达式， 并用真值表说明这是一个什么 逻辑功能部件。 A C Y1 ≥1 B A C ＝ 1 B & 1 EN A C B & EN & EN A B A B C (a) (b) (c) (d ) (e) Y2 Y3 Y4 A B C 1 EN 1 EN & & & RL G1 G2 G3 G4 G5 Y ＋UCC 图题 2.5
图题2.6 2.7写出图题各电路输出F1-F4的表达式,说明功能。 D (c) 图题2.7 2.8求图题所示电路的输出逻辑表达式
2.7 写出图题各电路输出 F1—F4 的表达式，说明功能。 图题 2.7 2.8 求图题所示电路的输出逻辑表达式。 图题 2.6