历些毛子种枝大” 5.38086CPU的引脚功能及时序 XIDIAN UNIVERSITY 存储器模块 1数据总线 地址 存储器中的字节 Data Bus (16) 89 传送指令或数据信 接口 1 息 2.地址总线 Address Bus (20) CPU 高位决定模块 1/0端口 1/0设备 指示欲传信息的来 1/0端口 源或目的地址 3控制总线 Control Bus (16) 管理总线上数据或 信息的活动方式 高位决定端口，2或 3个低位选择端口 微机原理与系统设计 第五章总线及其形成 蓬明皓 dminghao@xidian.edu.cn 22
1.数据总线 Data Bus （16） 传送指令或数据信 息 2.地址总线 Address Bus （20） 指示欲传信息的来 源或目的地址 3.控制总线 Control Bus （16） 管理总线上数据或 信息的活动方式 22 5.3 8086CPU的引脚功能及时序 微机原理与系统设计 第五章 总线及其形成 董明皓 dminghao@xidian.edu.cn
历些毛子种枝大” 5.38086CPU的脚功能及时序 XIDIAN UNIVERSITY ●控制总线 管理总线上的活动 用来传送自CPU发出的控制信息或外设送到CPU的状 态信息 。单向的 徽机原理与系统设计 第五章总线及其形成 董明皓 dminghao@xidian.edu.cn 23
• 管理总线上的活动 • 用来传送自CPU发出的控制信息或外设送到CPU的状 态信息 • 单向的 控制总线 23 5.3 8086CPU的引脚功能及时序 微机原理与系统设计 第五章 总线及其形成 董明皓 dminghao@xidian.edu.cn
历些毛子种技大” 5.38086CPU的引脚功能及时序 XIDIAN UNIVERSITY ●数据总线 ·用于CPU和存储器或I/O接口之间传送数据 。微处理器数据总线的条数决定CPU和存储器或I/O设备一 次能交换数据的位数，是区分微处理器是多少位的依据。 ·8086CPU的数据总线是16条（引脚：AD0-AD15), 。是双向的 8086CPU是16位微处理器 24
• 用于CPU和存储器或I/O接口之间传送数据 • 微处理器数据总线的条数决定CPU和存储器或I/O设备一 次能交换数据的位数，是区分微处理器是多少位的依据。 • 8086 CPU的数据总线是16条(引脚：AD0-AD15)， • 是双向的 数据总线 8086 CPU是16位微处理器 24 5.3 8086CPU的引脚功能及时序
历些毛子代枝大” 5.38086CPU的脚功能及时序 XIDIAN UNIVERSITY ●地址总线 ● CPU通过地址总线输出地址码来选择某一存储单元或 某一称为I/O端口的寄存器 。 是单向的 。地址码的位数决定了地址空间的大小。 。n位地址总线可有2n个地址（0∽2”-1)。 。 8086/8088CPU有20根地址线（引脚：AD0-A19/S6) 存储器地址总线20位 寻址空间1MB /o地址总线低16位 寻址空间64KB 徽机原理与系统设计 第五章总线及其形成 薏明皓 dminghao@xidian.edu.cn 25
• CPU通过地址总线输出地址码来选择某一存储单元或 某一称为I/O端口的寄存器 • 是单向的 • 地址码的位数决定了地址空间的大小。 • n位地址总线可有 个地址（0∽ -1）。 • 8086/8088CPU有20根地址线（引脚：AD0-A19/S6） 存储器地址总线20位 寻址空间 1MB I/O地址总线低16位 寻址空间 64KB n 2 地址总线 n 2 25 5.3 8086CPU的引脚功能及时序 微机原理与系统设计 第五章 总线及其形成 董明皓 dminghao@xidian.edu.cn
历些毛子种枝大” 5.3 8086CPU的引脚功能及时序 XIDIAN UNIVERSITY GND Vcc AD14 ◆AD15 40根外部引脚 AD13 3 3 A16/S3 AD12 4 A17/S4 16根数据总线 AD11 36 A18/S5 20根地址总线 AD10 6 A19/S6 AD9 B疵/S7 20根控制总线 8 8 INTEL MN/MX AD7 3 9 8086 （1根电源线 A 10 2根接地线更好地屏蔽系统噪声 CPU HOLD AD5 11 HLDA 1根时钟线) AD4 WR AD3 13 ◆Mi0 AD2 DT/R AD1 156 26 DEN 3 ALE 17 2 INTA 18 TEST 19 2 READY 分时复用的总线利用方式 GND 20 RESET 8086引脚说明 最小方式 微机原理与系统设计 第五章总线及其形成 薏明皓 dminghao@xidian.edu.cn
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND INTEL 8086 CPU Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD HLDA WR M /IO DT/R DEN ALE INTA TEST READY RESET 8086引脚说明 最小方式 分时复用的总线利用方式 40根外部引脚 16根数据总线 20根地址总线 20根控制总线 （1根电源线 2根接地线-更好地屏蔽系统噪声 1根时钟线） 26 5.3 8086CPU的引脚功能及时序 微机原理与系统设计 第五章 总线及其形成 董明皓 dminghao@xidian.edu.cn