第2章TMs320c54x的硬件结 4.地址和数据引脚 C5402芯片共有20个地址引脚和16条数据引脚。 地址引脚用来寻址外部程序空间、外部数据空间 和片外O空间。 A19~40:可寻址1M的外部程序空间 64K外部数据空间 64K片外IO空间 2021年2月22日 DSP原理及应用 3
2021年2月22日 DSP原理及应用 31 第2章 TMS320C54x的硬件结 构 4．地址和数据引脚 ’C5402芯片共有20个地址引脚和16条数据引脚 。 地址引脚用来寻址外部程序空间、外部数据空间 和片外I/O空间。 A19~A0：可寻址1M的外部程序空间 64K外部数据空间 64K片外I/O空间
第2章TMs320c54x的硬件结 4.地址和数据引脚 数据引脚:用于在处理器、外部数据存储器、程 序存储器和O器件之间进行16位数据并行传输。 D15~D0:组成16位外部数据总线。 在下列情况下,D15-D0将呈现高阻状态。 ●当没有输出时●当HOLD有效时 ●当RS有效时当EMU1OFF为低电平时 2021年2月22日 DSP原理及应用 32
2021年2月22日 DSP原理及应用 32 第2章 TMS320C54x的硬件结 构 4．地址和数据引脚 数据引脚：用于在处理器、外部数据存储器、程 序存储器和I/O器件之间进行16位数据并行传输。 D15~D0：组成16位外部数据总线。 在下列情况下，D15~D0将呈现高阻状态。 ● 当没有输出时 ● 当RS有效时 ● 当HOLD有效时 ● 当EMU1/OFF为低电平时
第2章TMs320c54x的硬件结 5.串行口引脚 C5402器件有两个 MCBSP串行口,共有12个 外部引脚。 BCLKR0:缓冲串行口0同步接收时钟信号; BCLK1:缓冲串行口1同步接收时钟信号; BCLKX0:缓冲串行口0同步发送时钟信号; BCLK1:缓冲串行口1同步发送时钟信号; BDR0:缓冲串行口0的串行数据接收输入; BDR1:缓冲串行口1的串行数据接收输入; 2021年2月22日 DSP原理及应用 33
2021年2月22日 DSP原理及应用 33 第2章 TMS320C54x的硬件结 构 5. 串行口引脚 ’C5402器件有两个McBSP串行口，共有12个 外部引脚。 BCLKR0：缓冲串行口0同步接收时钟信号； BCLKR1：缓冲串行口1同步接收时钟信号； BCLKX0：缓冲串行口0同步发送时钟信号； BCLKX1：缓冲串行口1同步发送时钟信号； BDR0：缓冲串行口0的串行数据接收输入； BDR1：缓冲串行口1的串行数据接收输入；
第2章TMs320c54x的硬件结 5.串行口引脚 BDX:缓冲串行口0的串行数据发送输出; BDX1:缓冲串行口1的串行数据发送输出; BFSR0:缓冲串行口0同步接收信号; BFSR1:缓冲串行口1同步接收信号; BFSX0:缓冲串行口0同步发送信号; BFSX1:缓冲串行口1同步发送信号 2021年2月22日 DSP原理及应用 34
2021年2月22日 DSP原理及应用 34 第2章 TMS320C54x的硬件结 构 5. 串行口引脚 BDX0：缓冲串行口0的串行数据发送输出； BDX1：缓冲串行口1的串行数据发送输出； BFSR0：缓冲串行口0同步接收信号； BFSR1：缓冲串行口1同步接收信号； BFSX0：缓冲串行口0同步发送信号； BFSX1：缓冲串行口1同步发送信号
第2章TMs320c54x的硬件结 6主机接口HP引脚 C5402的HP接口是一个8位并行口,用来与主设 备或主处理器接口,实现DSP与主设备或主处理器间 的通信。 HD7HD0:8位双向并行数据线; HCS:片选信号,作为HP的使能端; HAS:地址选通信号; 1DSi:数据选通信号,由主机控制HP数据传输; HDS 2021年2月22日 DSP原理及应用 35
2021年2月22日 DSP原理及应用 35 第2章 TMS320C54x的硬件结 构 6. 主机接口HPI引脚 ’C5402的HPI接口是一个8位并行口，用来与主设 备或主处理器接口，实现DSP与主设备或主处理器间 的通信。 HDS1： HDS2： HD7~HD0：8位双向并行数据线； HCS：片选信号，作为HPI的使能端； HAS：地址选通信号； 数据选通信号，由主机控制HPI数据传输；