非对称PWM波形 T PWM Period Compare Counter /T Pin p wIl cmp (active high) Caused by period match (toggle output in Asym mode only) Caused by compare match
非对称 PWM 波形 Counter Period Compare Tpwm / Tcmp Pin (active high) Caused by Period match (toggle output in Asym mode only) Caused by Compare match TPWM
9.2.2.4 TXPWM输出对称波形 ·当通用定时器处于连续递增/递减计数模式时,产生对称波形。在这 种计数模式下,波形发生器的输出状态与下列状态有关: 计数操作开始前为0 第一次比较匹配前保持不变 第一次比较匹配时PWM输出信号反转 第二次比较匹配前保持不变 第二次比较匹配时PWM输出信号反转 周期结束前保持不变; 如果没有第二次匹配且下一周期新的比较值不为0,则在周期结束后复位 为0 ·如果比较值在周期开始时为0,则周期开始时输出为1,直到第二次比 较匹配发生后一直保持不变。如果比较值在后半周期是0,在第一次 跳变后;直到周期结束将输出保持1。、在这种情况下,如果下一周期 新的比较值仍然为0 出不会复位为0。这会重复出现以保证能够 生占空比从0%到10%的无毛刺的PWM脉冲。如果前半周期的比较值 大于等于周期寄存器的值,则不会产生第一次跳变。然而在后半周期 发生比较匹配时,输岀仍将跳变。这种错误的输出跳变经常是由应用 程序计算不正确引起的,它将会在周期结束时被纠正,因为除非 周期的比较值为0,输出才会被复位为0,否则输出将保持1,这将把 波形发生器的输出重新置为正确的状态
9.2.2.4 TxPWM 输出对称波形 • 当通用定时器处于连续递增/递减计数模式时，产生对称波形。在这 种计数模式下，波形发生器的输出状态与下列状态有关： – 计数操作开始前为0； – 第一次比较匹配前保持不变； – 第一次比较匹配时PWM输出信号反转； – 第二次比较匹配前保持不变； – 第二次比较匹配时PWM输出信号反转； – 周期结束前保持不变； – 如果没有第二次匹配且下一周期新的比较值不为0，则在周期结束后复位 为0。 • 如果比较值在周期开始时为0，则周期开始时输出为1，直到第二次比 较匹配发生后一直保持不变。如果比较值在后半周期是0，在第一次 跳变后，直到周期结束将输出保持1。在这种情况下，如果下一周期 新的比较值仍然为0，则输出不会复位为0。这会重复出现以保证能够 产生占空比从0%到100%的无毛刺的PWM脉冲。如果前半周期的比较值 大于等于周期寄存器的值，则不会产生第一次跳变。然而在后半周期 发生比较匹配时，输出仍将跳变。这种错误的输出跳变经常是由应用 程序计算不正确引起的，它将会在周期结束时被纠正，因为除非下一 周期的比较值为0，输出才会被复位为0，否则输出将保持1，这将把 波形发生器的输出重新置为正确的状态
对称PWM波形 PWM Period omar Counter TPWM /TCMP Pin (active high) Interrupts General Purpose Timer Full Compare Units Period C ompare C ompare TPwM/TcMP Pin Compare Counter ompare PWM6
对称PWM 波形 Counter Compare Period TPWM TPWM /TCMP Pin (active high) Interrupts Period Compare Counter General Purpose Timer TPWM/TCMP Pin Compare Compare Compare Full Compare Units PWM1 PWM2 PWM3 PWM4 PWM5 PWM6
9.2.2.1定时器PwM输出( TXPWM)逻辑控制 输出逻辑进一步对PWM波形进行设置,适当配置 GPTCONA/B寄存器,可 以设定PWM的输出为高电平有效、低电平有效、强制低或强制高。 当P硎M输出为高电平有效时,它的极性与相关的非对称/对称波形发生 器的极性相同。当PWM输出为低电平有效时,它的极性与相关的非对 称/对称波形发生器的极性相反。如果 GPTCONA/BI相应的控制位规定 PWM输出为强制高(或低)后,PWM输出就会立即置1(或清0)。 总之,在正常的计数模式下,如果比较已经被使能,则通用定时器的 PWM输出就会发生变化
9.2.2.1 定时器PWM 输出（TxPWM）逻辑控制 • 输出逻辑进一步对PWM波形进行设置，适当配置GPTCONA/B寄存器，可 以设定PWM的输出为高电平有效、低电平有效、强制低或强制高。 • 当PWM输出为高电平有效时，它的极性与相关的非对称/对称波形发生 器的极性相同。当PWM输出为低电平有效时，它的极性与相关的非对 称/对称波形发生器的极性相反。如果GPTCONA/B相应的控制位规定 PWM输出为强制高（或低）后，PWM输出就会立即置1（或清0）。 • 总之，在正常的计数模式下，如果比较已经被使能，则通用定时器的 PWM输出就会发生变化
通用定时器比较输出 表9.1连续增计数模式下的通用定时器比较输出 在一个周期的时间 比较输出状态 在比较匹配之前 无变化 在比较匹配时 置位有效 在周期比较匹配时 置位无效 表92在连续增减计数模式下的通用定时器的比较输出 在一个周期的时间 比较输出状态 第一次比较匹配之前 无变化 第一次在比较匹配时 置位有效 第二次比较匹配时 置位无效 第二次在比较匹配之后 无变化
通用定时器比较输出