第六章异步肘序逻辑电路 第 章 异步时序逻辑电路
第六章 异步时序逻辑电路 第 六 章 异 步 时 序 逻 辑 电 路
第六章异步肘序逻辑电路 异步时序逻辑电路中没有统一的时钟脉冲信号,电路状 态的改变是外部输入信号变化直接作用的结果 根据电路结构和输入信号形式的不同,异步时序逻辑电 路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两 种类型。 两类电路均有 Mealy型和 Moore型两种结构模型
第六章 异步时序逻辑电路 异步时序逻辑电路中没有统一的时钟脉冲信号，电路状 态的改变是外部输入信号变化直接作用的结果。 根据电路结构和输入信号形式的不同，异步时序逻辑电 路可分为脉冲异步时序逻辑电路和电平异步时序逻辑电路两 种类型。 两类电路均有Mealy型和Moore型两种结构模型
第六章异步肘序逻辑电路 6.1脉冲异步时序逻辑电路 611概述 、结构 脉冲异步时序电路的一般结构如下图所示 Xn 组合电路 图中,存储电 触发器 路可由时钟控制触 发器或非时钟控制 触发器k 触发器组成 存储电路
第六章 异步时序逻辑电路 6.1.1 概 述 一、结 构 脉冲异步时序电路的一般结构如下图所示。 图中，存储电 路可由时钟控制触 发器或非时钟控制 触发器组成。 6.1 脉冲异步时序逻辑电路
第六章异步肘序逻辑电路 二、输入信号的形式与约束 1输入信号为脉冲信号; 2输入脉冲的宽度必须保证触发器可靠翻转; 3输入脉冲的间隔必须保证前一个脉冲引起的电路响 应完全结束后,后一个脉冲才能到来; 4不允许两个或两个以上输入端同时出现脉冲。 对n个输入端的电路,其一位输入只允许出现n+1种取 值组合,其中有效输入种取值组合为n种
第六章 异步时序逻辑电路 二、输入信号的形式与约束 1.输入信号为脉冲信号; 2.输入脉冲的宽度必须保证触发器可靠翻转; 3.输入脉冲的间隔必须保证前一个脉冲引起的电路响 应完全结束后，后一个脉冲才能到来; 4.不允许两个或两个以上输入端同时出现脉冲。 对n个输入端的电路，其一位输入只允许出现n+1种取 值组合，其中有效输入种取值组合为n种
第六章异步肘序逻辑电路 、输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是 脉冲信号也可以是电平信号
第六章 异步时序逻辑电路 三、输出信号的形式 脉冲异步时序逻辑电路的输出信号可以是 脉冲信号也可以是电平信号