P0.0 DO Q0 273 ■■■■ ■■■■■ P0.7 D7 Q7 CLK 8031 WR H口日Q0D0 P2.7 244 ≥ Q7 D7 RD G 图7-10并行口的简单扩展
8031 1 1 WR RD P2.7 G Q0 . . Q7 P0.0 . . P0.7 D0 . . D7 Q0 . . Q7 D0 . . D7 CLK 图7-10 并行口的简单扩展 273 244
7.2.2可编程并行接口芯片8155的扩展 、8155的结构及引脚 8155的结构 256字节RAM PA口,8位 8155三个可编程并行日(PB口,8位 P口,6位 14位二进制减法计数器
7.2.2 可编程并行接口芯片8155的扩展 一、8155的结构及引脚 8155的结构 8155 256字节RAM 三个可编程并行口 PA口，8位 PB口，8位 PC口，6位 14位二进制减法计数器
8155芯片的内部结构 IO/M 口A 256B A 静态 ADOcAD7 PAO-PAZ RAM 接单片机 CE 口B 接外设接外 ALE B RD PB0PB7设 WR RESET 口C接 定时器输入 外 ‖定时器 定时器输出 PCOPC5 设 图7.11b
8155芯片的内部结构 256B 静态 RAM A 定时器 B C 口A PA0~PA7 口B PB0~PB7 PC0~PC5 口C IO/ M AD0~AD7 CE ALE RD WR RESET 定时器输入 定时器输出 接 单 片 机 接 外 设 接 外 设 接 外 设 图7.11b
8155引脚功能 AD0A07三态地址/ PC3 Ⅴc 数据线 PC4 PC2 0/M端口/存储 TIMER IN PCI 器选择 RESET PCO PCs 读 PBZ IMER OUT PB6 WR IO/M PB5 CE PB4 RD PB3 ALE 地址锁存 允许 WR 8155 PB2 CE ALE PBl 选片 ADO PBO MERN定时器输 AD PAZ 入 AD2 PA6 TIMER OUT定时器输 AD3 PA5 AD4 PA4 PA0PM7A口端口线 ADS PA3 AD6 PA2 PB0-PB7B口端口线 AD7 PAl PAO PC0-PC5c口端口线 图7.11a
8155引脚功能 PC3 PC4 PC5 IO/ M CE RD WR ALE AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Vss Vcc PC2 PC1 PC0 PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0 8155 TIMER IN RESET TIMER OUT AD0 -AD7 三态地址 / 数据线 IO/ M 端口 /存储 器选择 RD 读 ALE 地址锁存 允许 WR 写 CE 选片 定时器输 入 TIMER IN 定时器输 出 TIMER OUT PA0 -PA7 A口端口线 PB0 -PB7 B口端口线 PC0 -PC5 C口端口线 图7.11a
PAO-PA7 端口A的/0线(8位,接外设) PB0-PB7 端口B的线(8位,接外设) PC0-PC5 端囗C的O线(6位,接外设) 三态地址/数据复用线(8位,一般接单片机P0 ADO-AD7 口,CPU与8155之间的地址、数据、命令、状 态等信号都通过它来传送) 10/M 端口/存储器选择控制“0选择片内RAM 1选择片内/0口 TFRN815片内定时器计数器的计数脉冲输入引脚 TIMER OUT8155片内定时器/计数器的计满回零输出引脚 wn分别是对8155片内的RAM或!/0口的的读、写控 RD、 制信号 LE 地址锁存引脚 CE 选片 RESET 复位引脚
PA0-PA7 端口A的I/O线（8位，接外设） PB0-PB7 端口B的I/O线（8位，接外设） PC0-PC5 端口C的I/O线（6位，接外设） AD0-AD7 三态地址/数据复用线（8位，一般接单片机P0 口，CPU与8155之间的地址、数据、命令、状 态等信号都通过它来传送） 端口/存储器 选择控制 “0”选择片内RAM “1”选择片内I/O口 TIMER IN 8155片内定时器/计数器的计数脉冲输入引脚 TIMER OUT 8155片内定时器/计数器的计满回零输出引脚 分别是对8155片内的RAM或I/O口的的读、写控 制信号 ALE 地址锁存引脚 选片 RESET 复位引脚 IO/ M RD、WR CE