：7.2高速缓冲存储器(cache1.主存和高速缓存之间的关系Cache引入：·为解决CPU和主存之间的速度差距，提高整机的运算速度，在CPU和主存之间插入的由高速电子器件组成的容量不大，但速度很快的存储器Cache特点·存取速度快，容量小，存储控制和管理由硬件实现
1.主存和高速缓存之间的关系 Cache引入: • 为解决CPU和主存之间的速度差距,提高整机的运 算速度,在CPU和主存之间插入的由高速电子器件 组成的容量不大,但速度很快的存储器。 Cache特点 • 存取速度快，容量小，存储控制和管理由硬件实 现 • 7.2 高速缓冲存储器(cache)
2.主存与辅存之间的关系主存：（半导体存储器组成）·优：速度快·缺：容量受限，单位成本高，断电丢失信息。辅存：（光盘，磁盘）·优：容量大，信息长久保存，单位成本低·缺：存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存。辅存只与主存进行数据交换
2.主存与辅存之间的关系 主存:(半导体存储器组成) • 优:速度快 • 缺:容量受限,单位成本高, 断电丢失信息。 辅存:(光盘,磁盘) • 优:容量大,信息长久保存,单位成本低. • 缺:存取速度慢 CPU正在运行的程序和数据存放在主存暂时不用的程序和 数据存放在辅存。 辅存只与主存进行数据交换
3.三级结构的存储器系统的运行原理（局部性原理）（1）时间方面：在一小段时间内，最近被访问过的程序和数据很可能再次被访问。（2）空间方面：这些最近被访问过的程序和数据，往往集中在一小片存储区域中。（3）指令顺序执行方面：指令顺序执行比转移执行的可能性要大（大约为5：1）
3. 三级结构的存储器系统的运行原理（局部性原理） （1）时间方面：在一小段时间内，最近被访问过的程 序和数据很可能再次被访问。 （2）空间方面：这些最近被访问过的程序和数据，往 往集中在一小片存储区域中。 （3）指令顺序执行方面：指令顺序执行比转移执行的 可能性要大（大约为5：1）
4.三级结构的存储器系统运行的原则(1）一致性原则：同一个信息会同时存放在几个级别的存储器中，此时，这一信息在几个级别的存储器中必须保持相同的值。（2）包含性原则：处在内层（更靠近CPU）存储器中的信息一定被包含在各外层的存储器中，即内层存储器中的全部信息一定是各外层存储器中所存信息中的一下部分的副本。这是保证程序正常运行、实现信息共享、提高系统资源利用率所必需的
4. 三级结构的存储器系统运行的原则 (1) 一致性原则：同一个信息会同时存放在几个级别的存 储器中，此时，这一信息在几个级别的存储器中必须保持 相同的值。 （2）包含性原则：处在内层（更靠近CPU）存储器中的信 息一定被包含在各外层的存储器中，即内层存储器中的全 部信息一定是各外层存储器中所存信息中的一下部分的副 本。这是保证程序正常运行、实现信息共享、提高系统资 源利用率所必需的
1993年大型计算机的存储器系统存储成本存取速度存储容量美分/KB）CPU512B180010ns缓存7220~40ns128KB主存60~100ns5.6512MB业10~20ms虚存60~228GB0.23后援2~20ms512GB~2TB0.01
存取速度 存储容量 存储成本 (美分/KB) CPU 10ns 512B 1800 缓存 20~40ns 128KB 72 主存 60~100ns 512MB 5.6 虚存 10~20ms 60~228GB 0.23 后援 2~20ms 512GB~2TB 0.01 1993年大型计算机的存储器系统