与阵列地址译码 A1 有二极管相当于存1 妇灶否则相当于存0 AO 字线提高带载能力 wd wl w2 w 位线实现三态控制 输出缓冲 D3 D3 D2′ D2 或阵列 ⅪD1 D1 存储矩阵 DO DO RD L
VCC W0 W1 W2 W3 A1’ A0’ A1 A0 与阵列 或阵列 RD_L D3’ = W1 + W3 D2’ = W0 + W2 + W3 D1’ = W1 + W3 D0’ = W0 + W1 D3 D2 D1 D0 输出缓冲 地址译码 存储矩阵 字线 位线 有二极管相当于存 1 ， 否则相当于存 0 。 提高带载能力 实现三态控制
用MOS管构成的存储矩阵 字线 Wo W1 WO W1 位线 7N-D3 END2 HeN D1 EN DO en 字线与位线的交叉点处,有MOs管时相当于存1 无MOS管时相当于存0
用MOS管构成的存储矩阵 字线与位线的交叉点处，有MOS管时相当于存 1 无MOS管时相当于存 0 字线 W0 W1 W0 W1 位线 D3 D2 D1 D0
ROM的点阵结构图 表示1(有晶体管)、 WO= m 0 A1 W1=m1 W2=m2}最小项 AO W3= m 3 wo W3 D3=W1+W3 D2=W0+W2+W3 D1=W1+W3 DO s Wo+ W: RD L 最小项之和 可以用来实现组合逻辑函教
ROM的点阵结构图 W0 W1 W2 W3 A1 A0 D3 D2 D1 D0 RD_L W0 = m0 W1 = m1 W2 = m2 W3 = m3 最小项 最小项之和 可以用来实现组合逻辑函数 = W1 + W3 = W0 + W2 + W3 = W1 + W3 = W0 + W1 表示1（有晶体管）
ROM的内部结构 大容量的RoM 维译码 通常采用二维译码 地址输入 地址译码器 存储矩阵「 输出缓冲器 数据输出 三态 控制
ROM的内部结构 存储矩阵 地 址 译 码 器 输 出 缓 冲 器 地 址 输 入 数 据 输 出 三态 控制 一维译码 大容量的ROM 通常采用二维译码
二维峄码 128×1RoM 3-t0-8 decoder 行 0译3 4 2 码 器5 6 凶A凶 o。。。 56789101112131415 Ao Al S1 列1611mxr多路复用器 A3 S3
使用7-128译码器实现地址译码？ 二维译码 译 码 器 多路复用器 128×1 ROM 行 列