3 3.1晶体管门电路 为了保证三极管饱和,前提条件是b>Bs,因此应限制最大灌电流 Lmax,应保证l<lmx,才能维持反相器逻辑功能 当晶体管T截止时,反相器输出高电平,负载电流L从反相器流 出,形成拉电流负载。输出电压u=Vcc- IRCXRO,负载电流L越大, IRc越大,导致输出电压u下降。为此限定拉电流的最大值,即lmax RC (VCC-3. 2V)/R Vec(5v) (25V) 为使输出电压稳定在3.2V, Rcl I 增加钳位电源Vo,实现分流, uo 使IRc部分电流流入Vo。VQ T 2.5V,二极管导通的管压降为 R负载 0.7V,这样可使晶体管截止时, u输出电压恒定在3.2V
3．3．1 晶体管门电路 为了保证三极管饱和，前提条件是Ib > IBS，因此应限制最大灌电流 ILmax ，应保证 IL < ILmax ，才能维持反相器逻辑功能。 当晶体管 T 截止时，反相器输出高电平，负载电流 IL 从反相器流 出，形成拉电流负载。输出电压 uo = VCC – IRC×RC，负载电流 IL 越大， IRC 越大，导致输出电压uo 下降。为此限定拉电流的最大值，即ILmax < IRC≈（VCC – 3.2V）/ RC。 为使输出电压稳定在 3.2V， 增加钳位电源VQ，实现分流， 使 IRC 部分电流流入 VQ。 VQ = 2.5V，二极管导通的管压降为 0.7V，这样可使晶体管截止时， uo 输出电压恒定在 3.2V
3. 3.2TTL集成门电路 1.TTL与非门 由双发射极晶体管T1实现逻辑 “与”功能。中间级T2的集电极 和发射极分别控制T3和T4,输出 是 R2 级由T3、T组成推拉式输出电路,。 T2 可提高电路的负载能力、抗干扰能 AB 力和响应速度。 T4 R3: 当输入A、B接高电平(3.2V) 时,T1集电极为高,使T2导通,lC2 流经电阻R2、R3,分压后使T3、T4 基极均为高,T、T4导通,V输出低电平 当输入A、B中有一个或两个接低电平(0.3V)时,T集电极为 低,使T2截止,导致T3基极为高,T3导通,T4基极为低,T4截止,V 输出高电平
3．3．2 TTL 集成门电路 1．TTL 与非门 由双发射极晶体管T1 实现逻辑 “与” 功能。中间级T2 的集电极 和发射极分别控制T3 和 T4，输出 级由 T3、T4 组成推拉式输出电路， 可提高电路的负载能力、抗干扰能 力和响应速度。 当输入 A、B 接高电平（ 3.2V ） 时，T1 集电极为高，使T2 导通，IC2 流经电阻 R2、R3，分压后使T3、T4 基极均为高，T3、T4 导通，Vo 输出低电平。 当输入 A、B 中有一个或两个接低电平（0.3V）时，T1 集电极为 低，使 T2 截止，导致T3 基极为高，T3 导通，T4 基极为低，T4 截止， Vo 输出高电平