43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY input code word :map output enable code word inputs Encoder 目前经常使用的编码器有普通 8-3 编码器和优先编码器两种。 Encoder 若编码状态数为2n,编码输出 位数为n,则称之为二进制编码器。 Y￥0 Y2 (1)普通编码器8线-3线编码器 信息科学术学院 Digital Electronics Technology 20212/10
Digital Electronics Technology 2021/2/10 input code word output enable code word inputs Encoder 4.3 常用组合逻辑电路部件 目前经常使用的编码器有普通 编码器和优先编码器两种。 若编码状态数为2 n，编码输出 位数为n，则称之为二进制编码器。 （1） 普通编码器—8线-3线编码器 8-3 Encoder I0 I1 Y0 I2 Y1 : Y2 : I7
43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY l3|4 0000 00100 000 0001 00000 000000 000 0 任何时刻只允许输入 111 一个编码请求 00000001 00 00 其它输入取值组合不允许出现,为无关项。 信息科学术学院 Digital Electronics Technology 20212/10
Digital Electronics Technology 2021/2/10 I0 I1 I2 I3 I4 I5 I6 I7 Y2 Y1 Y0 １ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ ０ ０ ０ ０ ０ １ ０ ０ ０ ０ １ ０ ０ ０ ０ ０ １ １ ０ ０ ０ ０ １ ０ ０ ０ １ ０ ０ ０ ０ ０ ０ ０ １ ０ ０ １ ０ １ ０ ０ ０ ０ ０ ０ １ ０ １ １ ０ ０ ０ ０ ０ ０ ０ ０ １ １ １ １ 任何时刻只允许输入 一个编码请求 其它输入取值组合不允许出现，为无关项。 4.3 常用组合逻辑电路部件
43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY Y2Y2=I4+15+16+/7 Y1=12+I3+16+17 l1 Y。Y0=I1+l3+/5+/7 (2)二进制优先编码器( Priority encoder) 在优先编码器中,允许同时输入两个以上的有效编码请 求信号。当几个输入信号同时出现时,只对其中优先权最 高的一个进行编码。优先级别的高低由设计者根据输入信 号的轻重缓急情况而定。 信息科学术学院 Digital Electronics Technology 20212/10
Digital Electronics Technology 2021/2/10 4.3 常用组合逻辑电路部件 Y0 = I1+ I3+ I5+ I7 Y1= I2+ I3+ I6+ I7 Y2 = I4+ I5+ I6+ I7 （2）二进制优先编码器（ Priority Encoder） 在优先编码器中，允许同时输入两个以上的有效编码请 求信号。当几个输入信号同时出现时，只对其中优先权最 高的一个进行编码。优先级别的高低由设计者根据输入信 号的轻重缓急情况而定
43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY 优先权 最高 Inputs Outputs EI IO I1 I2 13 I4 I5 I6I7 A2 A1 AO GS EO 1× XXXXXX X 000 低电平 <XX 0 00001 0010 有效 xx011|0100 反码输出 0 xxxx 0111 0110 0xxx0‘允许编码,10001 0X×01但无有效编10101 0X011码请求 110101 00111 11101 11110 信息科学术学院 Digital Electronics Technology 20212/10
Digital Electronics Technology 2021/2/10 Inputs Outputs EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO 1 x x x x x x x x 0 x x x x x x x 0 0 x x x x x x 0 1 0 x x x x x 0 1 1 0 x x x x 0 1 1 1 0 x x x 0 1 1 1 1 0 x x 0 1 1 1 1 1 0 x 0 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 1 1 1 0 1 1 1 1 1 0 低电平 有效 允许编码， 但无有效编 码请求 优先权 最高 反码输出 4.3 常用组合逻辑电路部件
43常用组合逻辑电路部件 个海南大学 等断 HAINAN UNIVERSITY 选通输入端EI:只有在EF=0 74x148 时编码器才处于工作状态;而在5E E1时,编码器处于禁止状态 A266 所有输出端均被封锁为高电平 7 A1○ 2 o I5 AO O 选通输出端GS和扩展输出端 13 GSb I4 EO:为扩展编码器功能而设置。卫2012EO15 当GS=0,且E0时,表示“电路11 工作,且有编码输入”;当EO=0 010 1 且EI=0时,表示“电路工作,但无 编码输入”。 信息科学术学院 Digital Electronics Technology 20212/10
Digital Electronics Technology 2021/2/10 EI I7 A2 I6 A1 I5 A0 I4 I3 GS I2 EO I1 I0 74X148 6 7 9 1 14 15 5 4 3 2 13 12 11 10 选通输出端GS和扩展输出端 EO：为扩展编码器功能而设置。 当GS=0，且EI=0时，表示“电路 工作，且有编码输入”；当EO=0 ， 且EI=0时，表示“电路工作，但无 编码输入” 。 选通输入端EI：只有在EI=0 时，编码器才处于工作状态；而在 EI=1时，编码器处于禁止状态， 所有输出端均被封锁为高电平。 4.3 常用组合逻辑电路部件