教学要求 理解常用中规模集成编码器、译码器电路的结构及应用。 掌握编码器、译码器的逻辑功能,设计方法。 重点、难点: 编码器、译码器的逻辑功能。 中规模集成编码器、译码器电路的结构及应用。 作业:P17341.142.14.23
41编码器 所谓编码就是赋予选定的一系列二进制代码以 固定的含义。(从码的角度看) 给输入信号一个特定代码。(从信号角度看) 、二进制编码器 将一系列信号状态编制成二进制代码。 n个二进制代码(m位二进制数)有2种不 同的组合,可以表示2n个信号
4.1 编码器 所谓编码就是赋予选定的一系列二进制代码以 固定的含义。（从码的角度看） 给输入信号一个特定代码。（从信号角度看） n个二进制代码（n位二进制数）有2n种不 同的组合，可以表示2n个信号。 一、二进制编码器 将一系列信号状态编制成二进制代码
(一)3位二进制编码器 例:用与非门组成三位二进制编码器 八线-三线编码器 设八个输入端为I~7,八个信号,与之对应的输 出设为Y0、Y1、Y2,共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路 相同,首先要列出真值表,然后写出逻辑表达式并 进行化简,最后画出逻辑图
（一）3位二进制编码器 设八个输入端为I0I7，八个信号，与之对应的输 出设为Y0、Y1、Y2，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路 相同，首先要列出真值表，然后写出逻辑表达式并 进行化简，最后画出逻辑图
输出 输入 Y y00 输输 0 出入 0000111 位个 0 互 真值表 进斥 制的 代信 码 14+15+/6+ 7= 4151617 V1=12+I3+I6+l=1231617 0=1+13+/s+/7= 1131517
输入 输 出 Y2 Y1 Y0 I0 I1 I2 I3 I4 I5 I6 I7 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 输 入 8 个 互 斥 的 信 号 输 出 3 位 二 进 制 代 码 1 3 5 7 0 1 3 5 7 2 3 6 7 1 2 3 6 7 4 5 6 7 2 4 5 6 7 Y I I I I I I I I Y I I I I I I I I Y I I I I I I I I
逻辑表达式 l4+1+1+12=145161 12+13+16+/7=12/3/6/7 Y0=1+/3+/5+17=11/3/5 逻辑图 Y Y ≥1 & l15 1 1o L,IGs4 (a)由或门构成 (b)由与非门构成
1 3 5 7 0 1 3 5 7 2 3 6 7 1 2 3 6 7 4 5 6 7 2 4 5 6 7 Y I I I I I I I I Y I I I I I I I I Y I I I I I I I I I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 Y2 Y1 Y0 I 7 I 6 I 5 I 4 I 3 I 2 I 1 I 0 Y2 Y1 Y0 (a) 由或门构成 (b) 由与非门构成 ≥1 ≥1 ≥1 & & & 逻 辑 表 达 式 逻辑图