7.2VHDL语言的基本结构 7.2.2实体说明 1类属说明 类属为设计实体和其外部环境通信的静态信息提供通道,用来 规定端口的大小,实体中子元件的数目,实体的定时特性等。 类属说明的一般格式为 GENERIC(常数名:数据类型:设定值; 常数名:数据类型:设定值); 例如: GENERIC(wide: Integer:=32);-说明宽度为32 GENERIC(tmp: integer: =Ins) 说明延时1ns
7.2.2 实体说明 1.类属说明 类属为设计实体和其外部环境通信的静态信息提供通道，用来 规定端口的大小，实体中子元件的数目，实体的定时特性等。 类属说明的一般格式为 GENERIC（常数名：数据类型：设定值； ∶ 常数名：数据类型：设定值）； 例如：GENERIC（wide：integer：=32）； --说明宽度为32 GENERIC（tmp：integer：=1ns）； --说明延时1 ns 7.2 VHDL语言的基本结构
7.2VHDL语言的基本结构 7.2.2实体说明 2端口说明 端口为设计实体和其外部环境的动态通信提供通道,是对基本 设计实体与外部接口的描述,也可以说是对外部引脚信号的名 称、数据类型、输入和输岀方向的描述。端口说明的一般格式 为 PORT(端口名:端口模式:数据类型; 端口名:端口模式:数据类型); 端口模式共有四种类型,分别为输入(IN)、输出(OUT) 双向( INOUT)和缓冲( BUFFER),如果端口的模式没有说 明,则该端口处于缺省模式—输入
7.2.2 实体说明 2.端口说明 端口为设计实体和其外部环境的动态通信提供通道，是对基本 设计实体与外部接口的描述，也可以说是对外部引脚信号的名 称、数据类型、输入和输出方向的描述。端口说明的一般格式 为 PORT（端口名：端口模式：数据类型； ∶ 端口名：端口模式：数据类型）； 端口模式共有四种类型，分别为输入（IN）、输出（OUT）、 双向（INOUT）和缓冲（BUFFER），如果端口的模式没有说 明，则该端口处于缺省模式——输入。 7.2 VHDL语言的基本结构
7.2VHDL语言的基本结构 722实体说明 例如全加器的端口如图73所示,其端口的ⅤHDL语言描述 如下。 NETITY Full adder Is PORT Sum a, b, C: IN BIT: Full adder sun, carry: OUT BIT Carry END Full adder 图73全加器的端口图 注意:用ⅤHDL对全加器描述存盘的文件名为 Full adder. Vhd
7.2 VHDL语言的基本结构 7.2.2 实体说明 例如全加器的端口如图7.3所示，其端口的VHDL语言描述 如下。 NETITY Full_adder IS PORT（ ａ，b，c：IN BIT； sum，carry：OUT BIT ）； END Full_adder； 图7.3 全加器的端口图 注意：用VHDL对全加器描述存盘的文件名为Full_adder.VHD
7.2VHDL语言的基本结构 72.3结构体说明 结构体定义了设计单元具体的功能,描述了该基本设计单 元的行为、元件及内部的连接关系。实体说明可以看作是 “黑盒子”,只能了解其外部的输入与输出,而不能知道 内部的逻辑关系,结构体则用来描述盒子内部的详细内容 结构体的一般格式为 ARCHITECTURE结构体名OF实体名IS [定义语句;] BEGIN 功能描述语句 END结构体名; 个结构体从关键字“ ARCHITECTURE开始至“END”结束
7.2 VHDL语言的基本结构 7.2.3 结构体说明 结构体定义了设计单元具体的功能，描述了该基本设计单 元的行为、元件及内部的连接关系。实体说明可以看作是 “黑盒子”，只能了解其外部的输入与输出，而不能知道 内部的逻辑关系，结构体则用来描述盒子内部的详细内容。 结构体的一般格式为 ARCHITECTURE 结构体名 OF 实体名 IS [定义语句；] BEGIN 功能描述语句； END 结构体名； 一个结构体从关键字“ARCHITECTURE”开始至“END”结束
7.2VHDL语言的基本结构 72.3结构体说明 结构体名 可以由设计者自由命名,表示被设计电路芯片结构体的名称。 定义语句 用来对结构体内部所使用的信号、常数、数据类型和函数进行 定义 3.功能描述语句 功能描述语句具体地描述了结构体的行为及其连接的关系。以 全加器为例,其结构体为 ARChitEcture adder OF Full adder Is BEGIN Sum<=a Xor b Xor c carry<=(aand b)or (b And cor (a and c); END adder
7.2 VHDL语言的基本结构 7.2.3 结构体说明 1．结构体名 可以由设计者自由命名，表示被设计电路芯片结构体的名称。 2．定义语句 用来对结构体内部所使用的信号、常数、数据类型和函数进行 定义。 3．功能描述语句 功能描述语句具体地描述了结构体的行为及其连接的关系。以 全加器为例，其结构体为 ARCHITECTURE adder OF Full_adder IS BEGIN Sum<=a XOR b XOR c； carry<=（a AND b）OR (b AND c)OR (a AND c)； END adder；