第7章锁相技术及频率合成 第7章锁相技术及频率合成 71锁相环路 7,2集成锁相环路和锁相环路的应用 73频率合成原理 74实训:锁相环路性能测试 Back
第7章 锁相技术及频率合成 7.1 锁相环路 7.2 集成锁相环路和锁相环路的应用 7.3 频率合成原理 7.4 实训：锁相环路性能测试 第7章 锁相技术及频率合成
第7章锁相技术及频率合成 7.1锁相环路 7.1.1锁相环路的基本工作原理 锁相环路基本组成框图如图7.1所示。锁相环路是 由鉴相器(P)、环路滤波器(LF)和压控振荡器 (VCO)三个基本部件构成的闭合环路
第7章 锁相技术及频率合成 7.1 锁相环路 7.1.1 锁相环路的基本工作原理 锁相环路基本组成框图如图7.1所示。锁相环路是 由鉴相器(PD)、环路滤波器（LF）和压控振荡器 （VCO）三个基本部件构成的闭合环路
第7章锁相技术及频率合成 参考晶体α()』鉴相器a(环路滤波器Lα(压控振荡器L输出 振荡器「a PD LF VCO l(1) l1() 图7.1锁相环路基本组成方框图
第7章 锁相技术及频率合成 图7.1 锁相环路基本组成方框图 参 考 晶 体 振 荡 器 鉴 相 器 P D ui (t) 环 路 滤 波 器 LF 压 控 振 荡 器 VCO ud (t) uc (t) u o (t) uo (t) o 输 出 i o
第7章锁相技术及频率合成 图72两个信号的频率和相位之间的关系
第7章 锁相技术及频率合成 图7.2 两个信号的频率和相位之间的关系 i u i (a) o uo o ＝i 1 i 1 ui (b) uo o o
第7章锁相技术及频率合成 7.1.2锁相环路的数学模型 1.鉴相器 在锁相环路中,鉴相器是一个相位比较装置,用 来检测输入信号电压u(t)和输出信号电压u(t)之间的相 位差,并产生相应的输出电压u(t) 设压控振荡器的输出电压u(t)为 (t)=U om cos [, t+o(t)] (7-1) 设环路输入电压u()为 u (t)=Uimsin [o; t+o (t)]
第7章 锁相技术及频率合成 7.1.2 锁相环路的数学模型 1. 鉴相器 在锁相环路中，鉴相器是一个相位比较装置，用 来检测输入信号电压ui (t)和输出信号电压uo (t)之间的相 位差，并产生相应的输出电压ud (t)。 设压控振荡器的输出电压uo (t)为 uo (t)=Uomcos［ωr t+φo (t)］ (7―1) 设环路输入电压ui (t)为 ui (t)=Uimsin［ωi t+φi (t)］ (7―2)