第2章80x86微处理器8086/8088的引脚信号(1)数据线和地址线8086: AD15~AD0, A19/S6, A18/Ss, A17/S4,A16/S38088: AD,~ADo, A15~Ag, A19/S6, A18/Ss, A17/S4, A16/S3表2.2S4、S,与段寄存器S4S3段寄存器00ES01SS01CS或无(I/O,INT)11DSS.始终为低，S,与IF一致。S4、S,表示当前使用的段寄存器。16
16 第2章 80x86微处理器 ◼ 8086/8088的引脚信号 (1) 数据线和地址线 ◼ 8086：AD15~AD0，A19/S6，A18/S5，A17/S4，A16/S3 ◼ 8088：AD7~AD0，A15~ A8，A19/S6，A18/S5，A17/S4，A16/S3 S4 S3 段寄存器 0 0 ES 0 1 SS 1 0 CS或无(I/O, INT) 1 1 DS 表 2.2 S4、S3与段寄存器 S6始终为低，S5与IF一致。S4、S3表示当前使用的段寄存器
第2章80x86微处理器(2)控制线BHE#/S输出，BusHighEnable/Status。在第1个时钟周期，低有效表示高8位数据允许。其它时钟周期，则表示状态S7，但未定义。该信号仅限8086，8088无此信号，对应引脚为SSo。表2.3BHE和AD的含义BHE操作Ao所用数据引脚00AD15~ADo从偶地址单元开始读/写1个字10AD~ADo从偶地址单元或端口读/写1个字节01AD15~AD8从奇地址单元或端口读/写1个字节01从奇地址单元开始读/写1个字AD15~AD810在第1个总线周期，将低8位AD-~ADo数据送到AD15~AD；在第2个总线周期，将高8位数据送到AD~AD。17
17 第2章 80x86微处理器 (2) 控制线 ◼ BHE#/S7——输出，Bus High Enable/Status。在第1个时钟周期， 低有效表示高8位数据允许。其它时钟周期，则表示状态S7，但未 定义。该信号仅限8086，8088无此信号，对应引脚为SS0。 BHE A0 所用数据引脚 操作 0 0 AD15~AD0 从偶地址单元开始读/写1个字 1 0 AD7~AD0 从偶地址单元或端口读/写1个字节 0 1 AD15~AD8 从奇地址单元或端口读/写1个字节 0 1 1 0 AD15~AD8 AD7~AD0 从奇地址单元开始读/写1个字 在第1个总线周期，将低8位 数据送到AD15~AD8 ； 在第2个总线周期，将高8位 数据送到AD7~AD0 。 表 2.3 BHE和AD0的含义
第2章80x86微处理器■RD#输出，低电平有效。当其有效时，表示正进行存储器读或IO读。在DMA方式时，此线浮空。-WR#输出，低电平有效，表示是处在存储器写或I/O写。输出，8086引脚信号。引脚号与8088相同，作用相同，M/IO#只是电平相反。READY-输入，准备就绪信号。这是从所寻址的存储器或I/O设备来的响应信号，高电平有效。当其有效时，将完成数据传送。CUP在T,周期的开始采样READY线，若其为低，则在T,周期结束以后插入Tw周期，直到READY变为有效，则在此Tw周期结束以后，进入T周期，完成数据传送。18
18 第2章 80x86微处理器 ◼ RD#——输出，低电平有效。当其有效时，表示正进行存储器读 或I/O读。在DMA方式时，此线浮空。 ◼ WR#——输出，低电平有效，表示是处在存储器写或I/O写。 ◼ M/IO#——输出，8086引脚信号。引脚号与8088相同，作用相同， 只是电平相反。 ◼ READY——输入，准备就绪信号。这是从所寻址的存储器或I/O 设备来的响应信号，高电平有效。当其有效时，将完成数据传送。 CUP在T3周期的开始采样READY线，若其为低，则在T3周期结束 以后插入TW周期，直到READY变为有效，则在此TW周期结束以 后，进入T4周期，完成数据传送
第2章80x86微处理器INTR一一输入，可屏蔽中断请求信号。它是一个电平触发输入信号，高电平有效。CPU在每一个指令周期的最后一个T状态采样这条线，以决定是否进入中断响应周期。这条线上的请求信号可以用软件复位内部的中断允许位(IF)来加以屏蔽。NMI一输入，非屏蔽中断输入信号(Non-MaskableInterrupt)，是一个边沿触发信号。这条线上的中断请求信号不能用软件来加以屏蔽，所以这条线上由低到高变化，就在现行指令结束以后引起中断。INTA#-InterruptAcknowledge，中断响应信号，输出。低电平有效，在每一个中断响应周期有效，可用作中断矢量的读选通信号。19
19 第2章 80x86微处理器 ◼ INTR——输入，可屏蔽中断请求信号。它是一个电平触发输入 信号，高电平有效。CPU在每一个指令周期的最后一个T状态采 样这条线，以决定是否进入中断响应周期。这条线上的请求信号， 可以用软件复位内部的中断允许位(IF)来加以屏蔽。 ◼ NMI——输入，非屏蔽中断输入信号(Non-Maskable Interrupt)， 是一个边沿触发信号。这条线上的中断请求信号不能用软件来加 以屏蔽，所以这条线上由低到高变化，就在现行指令结束以后引 起中断。 ◼ INTA#——Interrupt Acknowledge，中断响应信号，输出。低电 平有效，在每一个中断响应周期有效，可用作中断矢量的读选通 信号
第2章80x86微处理器RESET一一输入，复位输入引起处理器立即结束现行操作。这个信号必须保持有效（高电平）至少4个时钟周期，以完成内部的复位过程。当其返回为低时，它重新启动执行。TEST#一一输入，这个测试输入信号是由WAIT指令来测试的。若此输入有效(低电平有效)，则执行继续，否则处理器处于等待状态。ALE一一AddressLatchEnable，地址锁存允许，输出。高电平有效。在最小组态系统中用作地址锁存器8282/8283的选通信号。一DataEnable，数据允许信号，输出。低电平有效。在使DEN#-用接口芯片8286/8287的最小组态系统中，此信号作为8286/8287芯片的允许信号。DT/R#DataTransmit/Receive，数据发送/接收信号，输出。在最小系统组态时，为了增加数据总线的驱动能力而使用总线发送接收接口芯片8286/8287时用此信号，以确定数据传送的方向。20
20 ◼ RESET——输入，复位输入引起处理器立即结束现行操作。这个 信号必须保持有效(高电平)至少4个时钟周期，以完成内部的复位 过程。当其返回为低时，它重新启动执行。 ◼ TEST#——输入，这个测试输入信号是由WAIT指令来测试的。若 此输入有效(低电平有效)，则执行继续，否则处理器处于等待状态。 ◼ ALE——Address Latch Enable，地址锁存允许，输出。高电平有 效。在最小组态系统中用作地址锁存器8282/8283的选通信号。 ◼ DEN#——Data Enable，数据允许信号，输出。低电平有效。在使 用接口芯片8286/8287的最小组态系统中，此信号作为8286/8287芯 片的允许信号。 ◼ DT/R#——Data Transmit/Receive，数据发送/接收信号，输出。在 最小系统组态时，为了增加数据总线的驱动能力而使用总线发送 接收接口芯片8286/8287时用此信号，以确定数据传送的方向。 第2章 80x86微处理器