第7章 串并行接口技术7.1 3定时器/计数器8253/8254并行通信接口8255A7.27.3 串行通信基础7.4 串行通信芯片8251A
1 第7章 串并行接口技术 7.1 定时器/计数器8253/8254 7.2 并行通信接口8255A 7.3 串行通信基础 7.4 串行通信芯片8251A
第7章 串并行接口技术7.1定时器/计数器8253/82548253/8254的内部结构和引脚7.1.1Functional DiagramCLKODATAICOUNTERBUSD7-DoGATEO0BUFFEROUTO个RDCLK1READIWRCOUNTERGATE1WRITE1LOGICAoOUT1A1cSCLK2CONTROLCOUNTERGATE2WORD2REGISTEROUT22
2 7.1 定时器/计数器8253/8254 7.1.1 8253/8254的内部结构和引脚 第7章 串并行接口技术
第7章 串并行接口技术CLK数据总线D~Do-GATEo计数器0缓冲器→OUTo1内RD-CLKi部读写控制WR计数器1-GATEAo逻辑总→ OUT,Afp41线cs-CLK2控制字GATE2计数器2寄存器OUT23图7.1（a）8253/8254的基本结构
3 第7章 串并行接口技术 D7~D0 内 部 总 线 计数器0 CLK0 GATE0 OUT0 计数器1 CLK1 GATE1 OUT1 计数器2 CLK2 GATE2 OUT2 数据总线 缓冲器 读写控制 逻辑 控制字 寄存器 CS RD WR A0 A1 图 7.1 (a) 8253/8254的基本结构
第7章 串并行接口技术82C54(PLCC/CLCC)82C54(PDIP.CERDIP）TOPVIEWTOPVIEW8丽丽900D国国5回Dm0国国网VCC432282WR0RDD5D4 25INCCSD46D324csA1D3D2 A1D2A0D1日国AOD1CLK 2CLK2DO8DOOUT2CLKO四OUT29CLK0GATE2NC国1GATE2710OUTOCLK1GATE1GATEO12181516131417oinoANGONioOUT1GND4图7.1（b)8253/8254的引脚
4 第7章 串并行接口技术 图 7.1 (b) 8253/8254的引脚
第7章串并行接口技术READ/WRITEOPERATIONSSUMMARYcsRDWRA1A000100Write into Counter 000011WriteintoCounter101010WriteintoCounter200111WriteControlWord00100ReadfromCounter010001ReadfromCounter100110ReadfromCounter200111No-Operation(Three-State)x1XxxNo-Operation(Three-State)011XXNo-Operation(Three-State)5
5 第7章 串并行接口技术