1.3传统方法与EDA方法比较: 传统方法 EDA方法 自下至上( Bottom Up)1.自上至下(T op down) 2.通用的逻辑元、器件 2.PLD(可编程逻辑器件) 3.系统硬件设计的后期 3.系统设计的早期进行仿 进行仿真和调试 真和修改 4.主要设计文件是电路原4.多种设计文件,发展趋 理图 势以HDL描述文件为主 5、手工完成 5.降低硬件电路设计难度 自动完成 EDA技术极大的降低了硬件电路的设计难度,提 高了设计效率,是电子系统设计方法的质的飞跃
１.３传统方法与EDA方法比较： 传统方法 1. 自下至上（Bottom Up) 2. 通用的逻辑元、器件 3. 系统硬件设计的后期 进行仿真和调试 4. 主要设计文件是电路原 理图 5、手工完成 EDA方法 1. 自上至下（Top Down) 2. PLD（可编程逻辑器件） 3. 系统设计的早期进行仿 真和修改 4. 多种设计文件，发展趋 势以 HDL描述文件为主 5. 降低硬件电路设计难度 6、自动完成 EDA技术极大的降低了硬件电路的设计难度，提 高了设计效率，是电子系统设计方法的质的飞跃
传统设计方法 自下而上( Bottom-up)的设计方法 优点 设计人员对于用这种方法进行设计比较熟悉 实现各个子块电路所需的时间短 缺点 一般来讲对系统的整体功能把握不足 实现整个系统的功能所需的时间长因为必须先将 各个小模块完成;使用这种方法对设计人员之间 相互进行协作有比较高的要求
传统设计方法 自下而上(Bottom-up)的设计方法 优点 ➢设计人员对于用这种方法进行设计比较熟悉 ➢实现各个子块电路所需的时间短 缺点 ➢一般来讲对系统的整体功能把握不足 ➢实现整个系统的功能所需的时间长因为必须先将 各个小模块完成；使用这种方法对设计人员之间 相互进行协作有比较高的要求
EDA设计方法 白顶而下(Top-Down)的设计方法 优点 ≯在设计周期伊始就做好了系统分析。 由于设计的主要仿真和调试过程是在高层次完成的,所以 能够早期发现结构设计上的错误,避免设计工作的浪费, 同时也减少了逻辑仿真的工作量。 自顶向下的设计方法方便了从系统划分和管理整个项目 使得几十万门甚至几百万门规模的复杂数字电路的设计成 为可能,并可减少设计人员,避免不必要的重复,设计提 高了设计的一次成功率 缺点 得到的最小单元不标准。 制造成本高
EDA设计方法 自顶而下(Top-Down)的设计方法 优点 ➢在设计周期伊始就做好了系统分析。 ➢由于设计的主要仿真和调试过程是在高层次完成的，所以 能够早期发现结构设计上的错误，避免设计工作的浪费， 同时也减少了逻辑仿真的工作量。 ➢自顶向下的设计方法方便了从系统划分和管理整个项目， 使得几十万门甚至几百万门规模的复杂数字电路的设计成 为可能，并可减少设计人员，避免不必要的重复，设计提 高了设计的一次成功率。 缺点 ➢得到的最小单元不标准。 ➢制造成本高
EDA技术的优点: ).采用自上至下(Top-Down)的设计方法; ).采用系统早期仿真; 3).多种设计描述方式; 4).高度集成化的EDA开发系统; 5).PLD在系统(在线)编程(ISP)能力; 6)可实现单片系统集成( soc-System On a Chip) 减少产品体积、重量,降低综合成本; 7)提高产品的可靠性; 8)提高产品的保密程度和竞争能力 9).降低电子产品的功耗; 10).提高电子产品的工作速度
EDA技术的优点： 1). 采用自上至下（Top - Down)的设计方法； 2). 采用系统早期仿真； 3). 多种设计描述方式； 4). 高度集成化的EDA开发系统； 5). PLD在系统(在线)编程（ISP）能力； 6). 可实现单片系统集成（SOC—System On a Chip）， 减少产品体积、重量，降低综合成本； 7). 提高产品的可靠性； 8). 提高产品的保密程度和竞争能力； 9). 降低电子产品的功耗； 10). 提高电子产品的工作速度
14EDA技术及EDA工具的发展趋势 1.EDA技术的发展趋势 (1)广度上:大型机—工作站—微机 (2)深度上: ESDa( Electronic System Design automation CE( Concurrent Engineering并行设计工程) SoC/SoPC system on a programmable chip fp 芯片集成)
1.4 EDA技术及EDA工具的发展趋势 ◼ 1. EDA技术的发展趋势 （1）广度上：大型机——工作站——微机 （2）深度上： ESDA（Electronic System Design Automation ） CE（Concurrent Engineering 并行设计工程） SOC/SOPC （ system on a programmable chip 单 芯片集成）