K述列 4.1多路选择器VHDL指述 41.3VHDL设计的基本概念和语句小节 信号赋值符 “<=”,用于信号数据的传输,仿真传输延时最短为一个 °条件比较符: “=”,在条件语句表式中用于比较待测数据的关系。 δ延时: 模拟器最小分辨时间δ,或称延时δ
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.3 VHDL设计的基本概念和语句小节 信号赋值符： “<=”，用于信号数据的传输，仿真传输延时最短为一个 。 条件比较符： “ = ”，在条件语句表式中用于比较待测数据的关系。 延时： 模拟器最小分辨时间，或称延时
K述列 4.1多路选择器VHDL指述 41.3VHDL设计的基本概念和语句小节 ◎逻辑操作符: 在AND(与)、OR(或)和No(取反)等的作用下可构成组 合电路。 °IF条件语句 工 F THEN ELSE语句作为顺序语句,可用于描述组合电路。 °并行条件语句: HEN ELSE条件信号赋值语句
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.3 VHDL设计的基本概念和语句小节 逻辑操作符： 在AND(与)、OR(或)和NOT(取反)等的作用下可构成组 合电路。 IF条件语句： IF_THEN_ELSE语句作为顺序语句，可用于描述组合电路。 并行条件语句： WHEN_ELSE条件信号赋值语句
K述列 4.1多路选择器VHDL指述 41.3VHDL设计的基本概念和语句小节 进程语句: 以 PROCESS.. END PROCESS引导的语句结构。 顺序语句 由进程语句引导的,以顺序方式执行的语句 并行语句: 在结构体中以并行方式执行的语句
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.3 VHDL设计的基本概念和语句小节 进程语句： 以PROCESS ...END PROCESS引导的语句结构。 顺序语句： 由进程语句引导的，以顺序方式执行的语句。 并行语句： 在结构体中以并行方式执行的语句
K述列 4.1多路选择器VHDL指述 41.3VHDL设计的基本概念和语句小节 °文件取名: 建议文件名与VHD设计的实体名一致,后缀是.vhdo °文件存盘: VBD设计文件必须存于指定为工程的目录中,此目录将 被设定为woRK库,WoRK库的路径即为此目录的路径
KX 康芯科技 4.1 多路选择器VHDL描述 4.1.3 VHDL设计的基本概念和语句小节 文件取名： 建议文件名与VHDL设计的实体名一致，后缀是.vhd。 文件存盘： VHDL设计文件必须存于指定为工程的目录中，此目录将 被设定为WORK库，WORK库的路径即为此目录的路径
K述列 4.2寺存器描述及其VHDL语言现象 42.1D触发器的ⅤHDL描述 【例47】 工工 BRARY工EEE USE IEEE STD LOGIC 1164.ALL ENTIY DEE1工s DEF 1 PoRT(cLK:工 N STD LOGIO D:工 N STD LOG工c; 图44D触发器 OUT STD LOGIC END;
KX 康芯科技 4.2 寄存器描述及其VHDL语言现象 4.2.1 D触发器的VHDL描述 【例4-7】 LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; ENTITY DFF1 IS PORT (CLK : IN STD_LOGIC ; D : IN STD_LOGIC ; Q : OUT STD_LOGIC ); END ; 图4-4 D触发器