512加法器 实现多位二进制数相加的电路称为加法器 串行进位加法器 构成:把n位全加器串联起来,低位全加器的进位输出连接 到相邻的高位全加器的进位输入 CO∑ CO∑ CO∑ CO A B 0 Bo 特点:进位信号是由低位向高位逐级传递的,速度不高
实现多位二进制数相加的电路称为加法器。 1、串行进位加法器 5.1.2 加法器 构成：把n位全加器串联起来，低位全加器的进位输出连接 到相邻的高位全加器的进位输入。 C3 S3 C2 S2 C1 S1 C0 S0 A C0-1 3 B3 A2 B2 A1 B1 A0 B0 ∑ CO C I CO C I CO ∑ ∑ ∑ C I CO C I CI C I CI C I CI C I CI C I 特点：进位信号是由低位向高位逐级传递的，速度不高
2、并行进位加法器(超前进位加法器) 进位生成项G1=AB进位传递杀件P=A⊕B 进位表达式C=AB+(ABC=G+PC1 和表达式S=4BC1=PC11 S。=P田C Co=Go+ PCo-L 4位超前选位加 S1=B1⊕C0 法器递推公式 C=G+PCO=G+PGo+PPCo-I S=POCI C2=G2+P2C1=G2+P2G1+P2G0+P2PB0C0=1 S2=P2田C2 C3=G3+PC2=G3+PG2+PPG+PPPGo+PPPPCO
2、并行进位加法器（超前进位加法器） 进位生成项 Gi = Ai Bi 进位传递条件 Pi = Ai Bi 1 1 ( ) 进位表达式 Ci = Ai Bi + Ai Bi Ci− = Gi + Pi Ci− = + = + + + + = = + = + + + = = + = + + = = + = − − − − − 3 3 3 2 3 3 2 3 2 1 3 2 1 0 3 2 1 0 0 1 3 3 2 2 2 2 1 2 2 1 2 1 0 2 1 0 0 1 2 2 1 1 1 1 0 1 1 0 1 0 0 1 1 1 0 0 0 0 0 1 0 0 0 1 C G PC G PG P P G P P PG P P PPC S P C C G PC G P G P PG P PPC S P C C G PC G PG PPC S P C C G PC S P C 和表达式 Si = Ai Bi Ci−1 = Pi Ci−1 4位超前进位加 法器递推公式
& Bo & & BI & & & B2 B3 & & & ≥1 & 超前进发生器
S0 S1 S2 S3 C3 C0-1 A0 B0 A1 B1 A2 B2 A3 B3 = 1 & & ≥1 P0 G0 P1 G1 P2 G2 P3 G3 ≥1 ≥1 = 1 & & & & = 1 & & & C0 C1 C2 ≥1 & & = 1 = 1 = 1 = 1 & = 1 & & 超前进位发生器
VcC B2 A2 sy B3 A3 S3 C3 DD 10c0-1 超集 前成 1615141312ll109 1615141312l1109 选二 位进 74LS283 4008 加制 2345678 2345678 法4 器位 Si B1 A so Bo Ao Co-1 GND A3 B2 A2 B1 A1 Bo Ao Vss TTL加法器74S283引脚图CMOS加法器4008引脚图 加法器的级连 1541413~12 Soso s S1 15 C 0-4位加法器4位加法器4位加法器4位加法器 15~412B15-B12A1~48B1B8A~4B7B4A3AoB3~B
16 15 14 13 12 11 10 9 74LS283 1 2 3 4 5 6 7 8 VCC B2 A2 S2 B3 A3 S3 C3 TTL 加法器 74LS283 引脚图 16 15 14 13 12 11 10 9 4008 1 2 3 4 5 6 7 8 VD D B3C3 S3 S2 S1 S0 C0-1 CMOS 加法器 4008 引脚图 S1 B1 A1 S0 B 0 A 0 C0-1 GND A3 B 2 A 2 B1 A1 B 0 A 0 VSS A1 5 ~A12 B1 5 ~B12 A11 ~A8 B1 1 ~B8 A 7 ~A 4 B 7 ~B 4 A3~A0 B3~B 0 S1 5 S14 S13 S1 2 S11 S10 S9 S8 S7 S6 S5 S4 S3 S2 S1 S0 4 位加法器 4 位加法器 4 位加法器 4 位加法器 C1 5 C11 C7 C3 C0-1 加法器的级连 集成二进制4位 超前进位加法器
513加法器的应用 1、8421BCD码转换为余3码2、二进制并行加法/减法器 余3码 AA A BB A3 A2 al Ao B3 b2 B1 BCD码 0011 被加数/被减数 加数/减数加减控制 BCD码+0011=余3码 C01=0时,B0=B,电路 执行A+B运算;当C01=1 时,B⊕1=B,电路执行A B=A+B运算
5.1.3 加法器的应用 1、8421 BCD码转换为余3码 BCD 码 0 0 1 1 余 3 码 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 S3 S2 S1 S0 C3 C0-1 A3 A2 A1 A0 B3 B2 B1 B0 =1 =1 =1 =1 被加数/被减数 加数/减数 加减控制 BCD码+0011=余3码 2、二进制并行加法/减法器 C0-1＝0时，B0=B，电路 执行A+B运算；当C0-1＝1 时，B1=B，电路执行A －B=A+B运算