STM32F103xC，STM32F103xD，STM32F103xE数据手册2.3.2112S(芯片互联音频)接口2个标准的IS接口(与SPI2和SPI3复用)可以工作于主或从模式，这2个接口可以配置为16位或32位传输，亦可配置为输入或输出通道，支持音频采样频率从8kHz到48kHz。当任一个或两个S接口配置为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC(解码器)。2.3.22 SDIOSD/SDIO/MMC主机接口可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位默认)、4位和8位。在8位模式下，该接口可以使数据传输速率达到48MHz，该接口兼容SD存储卡规范2.0版SDIO存储卡规范2.0版支持两种数据总线模式：1位（默认）和4位。目前的芯片版本只能一次支持一个SD/SDIO/MMC4.2版的卡，但可以同时支持多个MMC4.1版或之前版本的卡。除了SD/SDIO/MMC，这个接口完全与CE-ATA数字协议版本1.1兼容。2.3.23控制器区域网络(CAN)CAN接口兼容规范2.0A和2.0B(主动)，位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧，也可以接收和发送29位标识符的扩展顿。具有3个发送邮箱和2个接收FIFO，3级14个可调节的滤波器。2.3.24通用串行总线（USB)STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品，内嵌一个兼容全速USB的设备控制器，遵循全速USB设备（12兆位/秒）标准，端点可由软件配置，具有待机/唤醒功能。USB专用的48MHz时钟由内部主PLL直接产生(时钟源必须是一个HSE晶体振荡器)。2.3.25通用输入输出接口(GPIO)每个GPIO引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能端口。多数GPIO引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口，所有的GPIO引脚都有大电流通过能力。在需要的情况下，I/O引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入I/O寄存器。在APB2上的I/O脚可达18MHz的翻转速度。2.3.26ADC(模拟/数字转换器）STM32F103xC、STM32F103xD和STM32F103xE增强型产品，内嵌3个12位的模拟/数字转换器(ADC)，每个ADC共用多达21个外部通道，可以实现单次或扫描转换。在扫描模式下，自动进行在选定的一组模拟输入上的转换。ADC接口上的其它逻辑功能包括.同步的采样和保持.交叉的采样和保持.单次采样ADC可以使用DMA操作。模拟看门狗功能充许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阀值时，将产生中断。由标准定时器(TIMx)和高级控制定时器(TIM1和TIM8)产生的事件，可以分别内部级联到ADC的开始触发和注入触发，应用程序能使AD转换与时钟同步。2.3.27DAC（数字至模拟信号转换器）两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部是通过集成的电阻串和反向的放大器实现。这个双数字接口支持下述功能：参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）11/87
STM32F103xC, STM32F103xD, STM32F103xE数据手册 2.3.21 I 2 S(芯片互联音频)接口 2个标准的I 2 S接口(与SPI2和SPI3复用)可以工作于主或从模式，这2个接口可以配置为16位或32位传 输，亦可配置为输入或输出通道，支持音频采样频率从8kHz到48kHz。当任一个或两个I 2 S接口配置 为主模式，它的主时钟可以以256倍采样频率输出给外部的DAC或CODEC(解码器)。 2.3.22 SDIO SD/SDIO/MMC主机接口可以支持MMC卡系统规范4.2版中的3个不同的数据总线模式：1位(默认)、4 位和8位。在8位模式下，该接口可以使数据传输速率达到48MHz，该接口兼容SD存储卡规范2.0版。 SDIO存储卡规范2.0版支持两种数据总线模式：1位(默认)和4位。 目前的芯片版本只能一次支持一个SD/SDIO/MMC 4.2版的卡，但可以同时支持多个MMC 4.1版或之 前版本的卡。 除了SD/SDIO/MMC，这个接口完全与CE-ATA数字协议版本1.1兼容。 2.3.23 控制器区域网络(CAN) CAN接口兼容规范2.0A和2.0B(主动)，位速率高达1兆位/秒。它可以接收和发送11位标识符的标准帧， 也可以接收和发送29位标识符的扩展帧。具有3个发送邮箱和2个接收FIFO，3级14个可调节的滤波 器。 2.3.24 通用串行总线(USB) STM32F103xC、STM32F103xD和STM32F103xE增强型系列产品，内嵌一个兼容全速USB的设备 控制器，遵循全速USB设备(12兆位/秒)标准，端点可由软件配置，具有待机/唤醒功能。USB专用的 48MHz时钟由内部主PLL直接产生(时钟源必须是一个HSE晶体振荡器)。 2.3.25 通用输入输出接口(GPIO) 每个GPIO引脚都可以由软件配置成输出(推挽或开漏)、输入(带或不带上拉或下拉)或复用的外设功能 端口。多数GPIO引脚都与数字或模拟的复用外设共用。除了具有模拟输入功能的端口，所有的GPIO 引脚都有大电流通过能力。 在需要的情况下，I/O引脚的外设功能可以通过一个特定的操作锁定，以避免意外的写入I/O寄存器。 在APB2上的I/O脚可达18MHz的翻转速度。 2.3.26 ADC(模拟/数字转换器) STM32F103xC、STM32F103xD和STM32F103xE增强型产品，内嵌3个12位的模拟/数字转换器 (ADC)，每个ADC共用多达21个外部通道，可以实现单次或扫描转换。在扫描模式下，自动进行在 选定的一组模拟输入上的转换。 ADC接口上的其它逻辑功能包括： ● 同步的采样和保持 ● 交叉的采样和保持 ● 单次采样 ADC可以使用DMA操作。 模拟看门狗功能允许非常精准地监视一路、多路或所有选中的通道，当被监视的信号超出预置的阀 值时，将产生中断。 由标准定时器(TIMx)和高级控制定时器(TIM1和TIM8)产生的事件，可以分别内部级联到ADC的开始 触发和注入触发，应用程序能使AD转换与时钟同步。 2.3.27 DAC(数字至模拟信号转换器) 两个12位带缓冲的DAC通道可以用于转换2路数字信号成为2路模拟电压信号并输出。这项功能内部 是通过集成的电阻串和反向的放大器实现。 这个双数字接口支持下述功能： 参照2009年3月 STM32F103xCDE数据手册 英文第5版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 11/87
STM32F103xC,STM32F103xD，STM32F103xE数据手册.两个DAC转换器：各有一个输出通道.8位或12位单调输出.12位模式下的左右数据对齐.同步更新功能产生噪声波.产生三角波.双DAC通道独立或同步转换.每个通道都可使用DMA功能.外部触发进行转换?输入参考电压VREF+STM32F103xC、STM32F103xD和STM32F103xE增强型产品中有8个触发DAC转换的输入。DAC通道可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。2.3.28温度传感器温度传感器产生一个随温度线性变化的电压，转换范围在2V<VpDA<3.6V之间。温度传感器在内部被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。2.3.29串行单线JTAG调试口(SWJ-DP）内嵌ARM的SWJ-DP接口，这是一个结合了JTAG和串行单线调试的接口，可以实现串行单线调试接口或JTAG接口的连接。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共用引脚，TMS脚上的个特殊的信号序列用于在JTAG-DP和SW-DP间切换。2.3.30内嵌跟踪模块（ETM)使用ARM?的嵌入式跟踪微单元(ETM)，STM32F10xXX通过很少的ETM引脚连接到外部跟踪端口分析(TPA)设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供应商处购得，并能与第三方的调试软件兼容。参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）12/87
STM32F103xC, STM32F103xD, STM32F103xE数据手册 ● 两个DAC转换器：各有一个输出通道 ● 8位或12位单调输出 ● 12位模式下的左右数据对齐 ● 同步更新功能 ● 产生噪声波 ● 产生三角波 ● 双DAC通道独立或同步转换 ● 每个通道都可使用DMA功能 ● 外部触发进行转换 ● 输入参考电压 VREF+ STM32F103xC、STM32F103xD和STM32F103xE增强型产品中有8个触发DAC转换的输入。DAC 通道可以由定时器的更新输出触发，更新输出也可连接到不同的DMA通道。 2.3.28 温度传感器 温度传感器产生一个随温度线性变化的电压，转换范围在2V < VDDA < 3.6V之间。温度传感器在内部 被连接到ADC1_IN16的输入通道上，用于将传感器的输出转换到数字数值。 2.3.29 串行单线JTAG调试口(SWJ-DP) 内嵌ARM的SWJ-DP接口，这是一个结合了JTAG和串行单线调试的接口，可以实现串行单线调试接 口或JTAG接口的连接。JTAG的TMS和TCK信号分别与SWDIO和SWCLK共用引脚，TMS脚上的一 个特殊的信号序列用于在JTAG-DP和SW-DP间切换。 2.3.30 内嵌跟踪模块(ETM) 使用ARM®的嵌入式跟踪微单元(ETM)，STM32F10xxx通过很少的ETM引脚连接到外部跟踪端口分 析(TPA)设备，从CPU核心中以高速输出压缩的数据流，为开发人员提供了清晰的指令运行与数据流 动的信息。TPA设备可以通过USB、以太网或其它高速通道连接到调试主机，实时的指令和数据流 向能够被调试主机上的调试软件记录下来，并按需要的格式显示出来。TPA硬件可以从开发工具供 应商处购得，并能与第三方的调试软件兼容。 参照2009年3月 STM32F103xCDE数据手册 英文第5版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 12/87
STM32F103xC，STM32F103xD，STM32F103xE数据手册图1STM32F103xD和STM32F103xE增强型模块框图STM32F103xC、TRACECLKTRACED[0:3]eVDDTPIUasASTrace/trigTracePowerPbusSWUTAGVODNUTRSTcontrolleVolt.reg.VssJTDI3.3Vto1.8JTCKISWCLKbuFlash 512KbytosCortex-M3CPUJTMS/SWDIO64 bit@VDDAJTDOEDbusSupplyasAFFmax: 48/72 MHz[NRSTsupervisionPOR.VDDAPCR/PDRSysterReset+SRAM[LVsSANVICeVhDaPVD64KBInt +sgRC8MHzGP DMA1RC40KHZeVnnA[25:0][OSc_IN7 channelsD[15:0]XTALOSCLOSc_OUTRODEZHW416.MHZGPDMA2AWDGNNWE5 channels→PCLK1VReset&StandbyNE[4:1]PCLK2ClockinterfaceHCLKVBAT=1.8Vto3.6VNBL[1:0]LNWAITKFCLKFSMC@VBAT[oSC32_INNL (or NADV)XTAL2OSC32_OUTaSAFBadupTAMPER-RTCIRU8D7:0regALARM/SECONDOUTSDIOCMDBackupintertaceCKasAFAHB2AHB2TIM2>4 channels, ETR as AFAPB2APB1LLNBKUPrTIM34ns112AFDPA[15:0]<TIM4>4 channels, TR as FGPIO portA98/-一TIM54 channels as AFGPIO port BPB[15:0] RXTXCTS,RTS,PC[15:0] <GPIOportCUSART2CKasAFnPD[15:0] RXTXCTS,RTS,GPIOportDUSART3CKasAFCPE[15:0] <GPIO port EUART4RX.TXasAFPF[15:0] GPIO port FRXTXasAFUART5PG[15:0] GPIO port GMOSI/SD.MISOASPI2/12S2cdcSCKICK.MCKNSs/WSasF4 channelsnannelsTIM1MOSISD.MISOSPI3/ 2S3BKIN,ETR asAFSCKICK.MCK.NSS/WSasAF4channelsTIM8channels12C1>AMBaFBKIN,ETRasAF>SSMBa12C2SPIHBORINMSOAFSRAM512BONbxCAN deviceBXSTEKCTAFUSART1WWDG山USBDPICAN.TXUSB2.0FSNTMLUSBDM/CAN_RXdevicsTemp.senso14TIM6+DAC_OUT1as AF8ADC123_INsNO12-bit ADC1common to the 3ADCe+DAC_OUT2a8AF12t DAC.2TIM7BARAB12-bit ADC2IFVREF-5 ADC3_INs on ADC3VDDA12-bit ADC3VeEF-VDDAREF+ai14666f1:工作温度：-40℃至+85（尾缀为6，见表71)，或-40℃至+105℃（尾缀为7，见表71)，结温分别达105C或125℃。2.AF：可作为外设功能脚的/O端口参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）13/87
STM32F103xC, STM32F103xD, STM32F103xE数据手册 图1 STM32F103xC、STM32F103xD和STM32F103xE增强型模块框图 1. 工作温度：-40°C至+85°C(尾缀为6，见表71)，或-40°C至+105°C(尾缀为7，见表71)，结温分别达105°C或125°C。 2. AF：可作为外设功能脚的I/O端口 参照2009年3月 STM32F103xCDE数据手册 英文第5版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 13/87
STM32F103xC，STM32F103xD，STM32F103xE数据手册图2时钟树USBCLKUSB48 MHz★toUSBinterfacePrescaler/1,1.5I2S3CLKto12S3Peripheral clock1252CLKt 2S2Peripharal clockSDIOCLKtoSDIOenable8 MHzPeripheral clock HSIHSIRCenableFSMCCLK+toFSMCPeripheral clock/2enableHCLK72 MHz matoAHBbus,core,memory and DMAEmablie4tn)★toCortexSystemtimer/8SWPLLSRCFCLKCortexPLLMULfree running clockHSTAHBAPB1..x16SYCLK36MHzmaxPCLK1Prescaler72MHZPrescalerTOAPB1PLLCLK/1,2,4,8, 16/1,2.512maxPeriphefal Clock peripheralsHSEEnable(20 bits)TIM2.3,4,5,6.7toTIM2.3.4.5.6and7Li(APB1 prescaler=1)x1TIMXCLKelse xcSsPeripheral ChockEnable (6 bits)_APB2PLLXTPRE72MHzmaxPCLK2PrescalerOSC_OUTHperipherals toAPB2/1, 2, 4, 8, 164-16 MHzPeripheral ClockHSEOSCEnable (15 bits)OSC_IN12TIM1&8timerstoTIM1andTIM8t(APB2prescaler=1)×TIMxCLKoraeae/128Enable (2 bi)ADCto ADC1, 2 or 3OSC32_INto RTCPrescalerLSEOSCLSEADCCLKRTCCLK/2, 4, 6, 832.768 kHzOSC32_OUTVHCLK/212RTCSEL[1:0]To SDIO AHB interfacePeripheral clockto Indapendent Watchdog (IWDG)LSILSIRCenable40 kHzIWDGCLKLegend:Main12PLLCLKClock OutputHSE = High Speed Extermal clock signalMCOHSIHSI = High Speed Internal clock signalHSELSl- Low Speed Internal clock signalSYSCLKLSE = Low Speed Extemal clock signalMCoai14752b当HSI作为PLL时钟的输入时，最高的系统时钟频率只能达到64MHZ。1.2.当使用USB功能时，必须同时使用HSE和PLL，CPU的频率必须是48MHz或72MHz。3.当需要ADC采样时间为1us时，APB2必须设置在14MHz、28MHz或56MHz。参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）14/87
STM32F103xC, STM32F103xD, STM32F103xE数据手册 图2 时钟树 1．当HSI作为PLL时钟的输入时，最高的系统时钟频率只能达到64MHz。 2．当使用USB功能时，必须同时使用HSE和PLL，CPU的频率必须是48MHz或72MHz。 3．当需要ADC采样时间为1μs时，APB2必须设置在14MHz、28MHz或56MHz。 参照2009年3月 STM32F103xCDE数据手册 英文第5版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 14/87
STM32F103xC，STM32F103xD，STM32F103xE数据手册3引脚定义图3STM32F103xC、STM32F103xD和STM32F103xE增强型BGA144引脚分布64011234578912CCORPC13-(ROPA13(pEa)(PEO)(PDe)(PoD)(PED)UTMSOE-PT(o)(PES)(PE)(PBS)(PG12;PG15:(PS)(pc;PC10PA12E(PFO)(PFI)(PBO)PD4)PBePG14PG11pC12;PA11BATBOOTdPBT)(PG10;PDPD1VDD.SPF2PG13PA1OFAPD2SSSssPF6NRSTVDD_4VDD_3KDD_11VDD_10VDD_8VDD.2VDD_9F0DDDDNss3Vssoss_7PE1PD160r(PA4PC4(PG1)PAO-WKUP(PE10PE12;;VSSAPD10PG4(PAS)PEO(PE13;PCSPGOPDSPD13VREFPA1PAB(PE14:PBoPF12PF15E8PD8PD1PF11(PF14(PE15;PB1PE7PB10;(PB11;PA7PB12PB13VDDAJAAl14798b15/87参照2009年3月STM32F103xCDE数据手册英文第5版（本译文仅供参考，如有翻译错误，请以英文原稿为准）
STM32F103xC, STM32F103xD, STM32F103xE数据手册 3 引脚定义 图3 STM32F103xC、STM32F103xD和STM32F103xE增强型BGA144引脚分布 参照2009年3月 STM32F103xCDE数据手册 英文第5版 （本译文仅供参考，如有翻译错误，请以英文原稿为准） 15/87