电子设计自动化技术 第三章 构造体的三种描迷方式
电子设计自动化技术 第三章 构造体的三种描述方式
本章要点 选一步认识构造体在ⅧHDL中的作用。 ·构造体的三种描述方式 行为描述 RTL描迷 结构描迷 深入理解三种描述各自的特点
本章要点 • 进一步认识构造体在VHDL中的作用。 • 构造体的三种描述方式： 行为描述 RTL描述 结构描述 • 深入理解三种描述各自的特点
3.1综合( Synthesis) 逻辑综合( Logic Synthesis)是EDA设计一个重 要内容,它是一个把高层次的与工艺无关的描述转换为 个低层次的与特定工艺相关的逻辑电路的过程。 c=a+ b Z-X y Synthesis t=c+ x out =t+ u: abxy out optimization y (a)描述 (b)直接实现 布尔代数优化→优化的逻辑电路
3.1综合(Synthesis) 逻辑综合(Logic Synthesis), 是EDA设计一个重 要内容，它是一个把高层次的与工艺无关的描述转换为一 个低层次的与特定工艺相关的逻辑电路的过程。 c = a + b； z = x * y； t = c + x； out = t + u； (a) 描述 (b) 直接实现 a b x y b y c z t u out + + + * * Synthesis optimization 布尔代数优化→优化的逻辑电路
3.2VHDL构造体的描迷方式 行为( Behaviora)描述方式 (一般不可综合) Input 行为描述 Output 寄存器传输(RTL)或数据流 ( Data-Flow)描述方式(可综合) Input Output 结构化( structural)描述方式(可综合) 多层次的设计 直接用门电路单元搭建 X a 半加器 half adder 半加器 sum cIn half adder 或门 cout or gate
3.2 VHDL 构造体的描述方式 • 行为（ Behavioral）描述方式 （一般不可综合） • 寄存器传输（RTL）或数据流 （Data-Flow）描述方式（可综合） • 结构化（Structural）描述方式 （可综合） 多层次的设计 直接用门电路单元搭建 u1 半加器 half_adder u2 半加器 half_adder u3或门 or_gate x y cin a b sum cout c
3.2.1行为( Behavioral)描述方式 基于系统数学模型或系统工作原理 抽象程度高,不一定能进行逻辑综 在复杂的或新的电子系统设计中, 作为验证设计思想的有效手段
3.2.1 行为（Behavioral）描述方式 • 基于系统数学模型或系统工作原理 • 抽象程度高，不一定能进行逻辑综 合 • 在复杂的或新的电子系统设计中， 作为验证设计思想的有效手段