第四章组合逻辑电路 组合逻辑电路 数字电路 时序逻辑电路 III 组合电路-F2其中,I和F1都是 F n二值逻辑信号 图40.1
1 第四章 组合逻辑电路 数字电路 时序逻辑电路 组合逻辑电路 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 13-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: 组合电路 F F F I I I 1 2 n n 1 2 其中，Ii 和 Fi 都是 二值逻辑信号 图 4.0.1
第一节SS|构成的组合逻辑电路 的分析和设计 组合电路的分析 1分析目的:确定电路实现的逻辑功能 2分析步骤: (1)从输入端开始,逐级推导出函数表达式 (2)列真值表
2 第一节 SSI构成的组合逻辑电路 的分析和设计 一、组合电路的分析 1.分析目的：确定电路实现的逻辑功能 2.分析步骤 ： (1)从输入端开始，逐级推导出函数表达式 ; (2)列真值表
3)确定逻辑功能 例41.1分析如图41.l(a)所示的逻辑电路的逻辑 功能 AB 图41(a)
3 (3)确定逻辑功能 例4.1.1 分析如图4.1.1(a)所示的逻辑电路的逻辑 功能。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 14-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: & & & & 1 A B C S 图 4.1.1(a)
解:(1)写出逻辑表达式 S=AABBAB=AAB+BAB=AB+ AB C=AB=AB 表4.1 (2)列真值表 匚输入」输出 (3)确定逻辑功能 A B C S 00 000 A、B为一位二进制 101 数,S为本位和,C为1001 本位向高位的进位 0
4 解 ： (1)写出逻辑表达式 输入 输出 A B C S 0 0 0 0 0 1 0 1 1 0 0 1 1 1 1 0 (2) 列真值表 S = A AB B AB = A AB + B AB = AB + AB C = AB = AB (3) 确定逻辑功能 A、B 为一位二进制 数，S为本位和，C为 本位向高位的进位。 表 4.1.1
因此,此电路完成半加运算,是一个一位半加器 。半加器的逻辑符号如下图所示 ∑ co 图411(b) 在进行信息传输时,为检测信息是否出错,常 在信息后附加一个校验部分:校验和
5 因此，此电路完成半加运算，是一个一位半加器 。半加器的逻辑符号如下图所示。 1 2 3 4 5 6 A B C D 1 2 3 4 5 6 D C B A Title Size Number Revision B Date: 14-Feb-2002 Sheet of File: C:\Program Files\Design Explorer 99 SE\Library\YangHengXin\MyDesign.ddb Drawn By: CO 在进行信息传输时，为检测信息是否出错，常 在信息后附加一个校验部分：校验和 。 图 4.1.1 (b)